This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09274560 A

(43) Date of publication of application: 21.10.97

(51) Int. CI

G06F 7/552

G06F 7/72 G06F 9/305

G09C 1/00

(21) Application number: 08110057

(22) Date of filing: 05.04.96

(71) Applicant:

OKI MICRO DESIGN MIYAZAKI:KK

OKI ELECTRIC IND CO

LTDKAWASAKI DENKI:GOUSHI

(72) Inventor:

EBIHARA HIDENORI . KAWASAKI KIYOTO

(54) POWER REMAINDER OPERATION CIRCUIT, POWER REMAINDER OPERATION SYSTEM AND OPERATION METHOD FOR POWER REMAINDER OPERATION


(57) Abstract:

PROBLEM TO BE SOLVED: To execute various kinds of operations only by supplying a mode signal prepared in advance in the case of finding the solution of power remainder operation.

SOLUTION: At the power remainder operation circuit of Me modN, this circuits is provided with an arithmetic part for executing the 1st operation of A.A.R' modN (R' is the inverse of R under the method of modN) in response to a timing control signal corresponding to a 1st mode signal while using an integer R which a prime with N and larger than N, executing the 2nd operation of A.B.R' modN in response to a timing control signal corresponding to a 2nd mode signal while using the integer R and executing the 3rd operation of A.1.R' modN in response to a timing control signal corresponding to a 3rd mode signal while using the integer R and a timing control circuit T/C for outputting the timing control signal corresponding to

the 1st or 3rd mode signal to the arithmetic part.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-274560

(43)公開日 平成9年(1997)10月21日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	, F I			1	支術表示箇所		
G 0 6 F	7/552			G 0 6 F	7/552	4	4			
	7/72				7/72	•				
	9/305		7259-5 J	G 0 9 C	1/00	650	6 5 0 A			
G 0 9 C	1/00	650		G 0 6 F	9/30	3 4 0	A			
				審查請求	未請求	請求項の数12	F D	(全 32 頁)		
(21)出願番号		特顧平8-110057		(71) 出顧人	5910498	393				
r	-				株式会社	生神マイクロデ!	デイン語	学時		
(22)出顧日		平成8年(1996).4	月5日		宮崎県	宮崎市大和町9都	₹2号			
				(71) 出顧人	0000002	295				
		•			冲電気	工業株式会社				
					東京都洋	巷区虎ノ門1丁目	37番1	2号		
				(71) 出顧人	5960603	£65				
					合資会	止川▲崎▼電機				
					宫崎県	尼湯郡高鍋町大学	产南高耸	第569番地 3		
				(72)発明者	海老原	秀徳		•		
					宫崎県	宮崎市大和町9都	₹2号	株式会社沖		
			•		マイクロ	コデザイン宮崎内	ġ	J		
				(74)代理人	弁理士	佐藤 幸男	(外14	5)		
							損	最終頁に続く		

(54)【発明の名称】 べき乗剰余渡算回路及びべき乗剰余渡算システム及びべき乗剰余渡算のための渡算方法

(57) 【要約】 (修正有)

【課題】 べき乗剰余演算の解を求めるに際し、予め用 意されたモード信号を供給するのみで、各種演算を実行 する。

【解決手段】 Memod Nの乗剰余演算回路において、Nと素であり、かつNよりも大きい整数Rを用い、第1のモード信号に対応したタイミング制御信号に応答して、A・A・R'modN(R'はmodN法下でのRのインバース)なる第1の演算を実行し、整数Rを用い、第2のモード信号に対応したタイミング制御信号に応答して、A・B・R'modNなる第2の演算を実行し、整数Rを用い、第3のモード信号に対応したタイミング制御信号に応答して、A・1・R'modNなる第3の演算を実行する演算部と、第1ないし第3のモード信号に対応したタイミング制御信号を演算部に出力するタイミング制御回路T/Cとを設ける。



躬1の実踐の形態

【特許請求の範囲】

【請求項1】 正の整数M、e、Nに関するM^emod Nなるべき乗剰余演算を行うべき乗剰余演算回路におい て、

Nと素であり、かつNよりも大きい整数Rを用い、第1のモード信号に対応したタイミング制御信号に応答して、A・A・R'modN(R'は、modN法下でのRのインバースである。)なる第1の演算を実行し、前記整数Rを用い、第2のモード信号に対応したタイミング制御信号に応答して、A・B・R'modNなる第2 10の演算を実行し、前記整数Rを用い、第3のモード信号に対応したタイミング制御信号に応答して、A・1・R'modNなる第3の演算を実行する演算部と、

前記第1ないし第3のモード信号を受信し、前記第1ないし第3のモード信号に対応した前記タイミング制御信号を前記演算部に出力するタイミング制御回路とを有することを特徴とするべき乗剰余演算回路。

【請求項2】 前記第1ないし第3の演算の結果の前記 R未満の値が0であることを検出する検出回路を設けた ことを特徴とする請求項1記載のべき乗剰余演算回路。

【請求項3】 前記AもしくはBのビット長に応じて、 前記タイミング制御回路を制御する演算ビット長選択回 路を設けたことを特徴とする請求項1記載のべき乗剰余 演算回路。

【請求項4】 前記演算部は、第4のモード信号に対応 したタイミング制御信号に応答して、A・B+Cなる第 4の演算を実行し、前記タイミング制御回路は、前記第 4のモード信号を受信し、前記第4のモード信号に対応 した前記タイミング制御信号を出力することを特徴とす る請求項1記載のべき乗剰余演算回路。

【請求項5】 前記演算における乗算値を格納する乗算 値格納部と、

前記演算における被乗算値を格納する複数個の被乗算値 格納部と、

複数の前記被乗算値格納部のいずれかの出力を選択して 前記演算部に出力する選択回路と、

前記複数個の被乗算値格納部に各々対応して設けられ、 前記演算部の出力のうちの上位桁もしくは下位桁のいず れか一方を格納する複数個の演算結果格納部とを設けた ことを特徴とする請求項1記載のべき乗剰余演算回路。 【請求項6】 請求項1記載のべき乗剰余演算回路と外 部装置との間に設けられ、前記外部装置の命令に応じて

部装置との間に設けられ、前記外部装置の命令に応じて 前記演算部の動作を制御する演算コントロール回路を設 けたことを特徴とするべき乗剰余演算システム。

【請求項7】 前記第1、第2もしくは第3の演算のいずれかが終了したことを検出して、前記外部装置に割り込み要求信号を出力する割り込み制御回路を設けたことを特徴とする請求項6記載のべき乗剰余演算システム。 【請求項8】 前記第1、第2もしくは第3の演算のい 出力するスリープ制御回路と、

前記スリープ信号を受信している間、クロック信号を前 記外部装置に供給するクロック制御回路とを設けたこと を特徴とする請求項 6 記載のべき乗剰余演算システム。

【請求項9】 第1のクロック信号を受信して、該第1 のクロック信号を通倍した第2のクロック信号を前記外 部装置もしくは前記演算部に供給する通倍速クロック制 御回路を設けたことを特徴とする請求項6記載のべき乗 剰余演算システム。

【請求項10】 正の整数M、e、Nに関するMemodNなるべき乗剰余演算を、Nと素であり、かつNよりも大きい整数Rを用いて実行するべき乗剰余演算の演算方法であって、乗算値を格納する乗算値格納部及び被乗算値を格納する被乗算値格納部とを有し、前記乗算値格納部に格納された乗算値と、前記被乗算値格納部に格納された被乗算値とを乗算した結果に対してR'modN(R'は、modN法下でのRのインバースである。)を実行する演算回路を使用して、前記べき乗剰余演算のための演算方法において、

前記乗算値格納部及び前記被乗算値格納部にRmodN を与えることにより第1の演算結果を得る第1の演算ス テップと、

前記乗算値格納部に前記第1の演算結果を与え、前記被乗算値格納部に R^2 modNとMとを乗算した演算結果を与えることにより第2の演算結果を得る第2の演算ステップと、

前記乗算値格納部に前記第1の演算結果もしくは前記第2の演算結果を与え、前記被乗算値格納部に1を与えることにより第3の演算結果を得る第3の演算ステップとを有し、

前記第1ないし第3の各演算ステップにおける演算は、 前記第1ないし第3の各演算結果をXとして、

 $m = (X m o d R) \cdot N' m o d R なる第4の演算 (N' は、<math>m o d N$ 法下でのNのインバースである。) を実行する第4の演算ステップと、その後、

t = (X+m・N) / Rなる第5の演算を実行する第5 の演算ステップとを含むことを特徴とするべき乗剰余演 算のための演算方法。

【請求項11】 前記第4の演算は、XのR未満の値と N'とを乗算し、この乗算結果のR未満の値をmとする ステップからなり、

前記第5の演算は、XのR未満の値が全て0であることを検出した時には、このXのR以上の値をtとし、XのR未満の値が少なくとも1を含むことを検出した時には、(XのR以上の値+m・NのR以上の値)+1をtとするステップからなることを特徴とする請求項10記載の演算方法。

を特徴とする請求項6記載のべき乗剰余演算システム。 【請求項12】 前記第5の演算ステップはさらに、R 【請求項8】 前記第1、第2もしくは第3の演算のい ≦tの関係を検出した時はt-N実行することを特徴と ずれかが実行中であることを検出して、スリープ信号を 50 する請求項10記載の演算方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、情報通信ネットワーク、交通、金融、医療、流通等の分野において使用される情報の暗号化技術及び復号化技術に関するものであり、特にこれらの情報の暗号化及び復号化を実現するためのべき乗剰余演算回路及びそのシステム及びべき乗剰余演算のための演算方法に関するものである。

[0002]

【従来の技術】情報通信技術の発展に伴い、情報ネットワーク上のセキュリティーの確保(データの盗用や破壊を防止する)が重要視されるようになってきている。そのために、情報の暗号化技術及び復号化技術が、情報通信分野にとどまらず、交通、金融、医療、流通等の身近な分野で使用されつつある。従って、この種の暗号化技術及び復号化技術は、高度なセキュリティーが単純な原理によって実現できることが要求される。まず、この種の技術の理解を容易にするため、情報の暗号化・復号化についての概略を説明する。

【0003】暗号の世界においては、"非対象アルゴリズム"が質的に優れている。非対象暗号アルゴリズムとは、暗号化鍵と復号化鍵が異なっており、そのいずれか一方から他方が"容易に計算できない"暗号アルゴリズムをいう。

【0004】この非対象暗号アルゴリズムの代表的なものに、べき乗剰余演算を用いるタイプのRSA暗号、エルガマル暗号、ラビン暗号、ウイリアムス暗号等がある。そして、暗号アルゴリズムを応用する上では、"ディジタル署名"のシステムがあり、現在その標準化の動きがある。その対象となっている代表的なものは、RSA署名法、エルガマル署名法、シュノア署名法、DSA(Digital Sigunature Algorithm)署名法等であり、これらは全て長いビット長のべき乗剰余演算を使用するタ*

 $n = p \cdot q \cdot \cdot \cdot \cdot (4)$

 $1 \equiv e \cdot d \mod \{LCM (p-1, q-1)\} \cdot \cdot \cdot (5)$

(≡は、左辺と右辺が相似であること、LCMは、最小公倍数を意味する。またpとaとは互いに素な整数である。)なる条件があらかじめ与えられている。なお、e、nは公開鍵、d、p、aは秘密鍵である。

【0011】以上の式(4)(5)は、ともに暗号アル 40 ゴリズム上のべき乗剰余演算の数値の条件を定義しており、式(4)は、nは互いに素な大きな素数 pと q との積であることを示している。今、pと q はともに奇数なので、当然 n は奇数でなければならない。次に式(5)は、式(4)で示した p 及び q の 1 だけ小さい値同士の最小公倍数でe と d との積e・dを割ったときの余りが1になることを示している。

【0012】以上の式(4)(5)のような条件に基づき、平文Mは式(2)を用いて暗号化され、また暗号化された平文M(暗号文C)は式(3)を用いて復号化さ 50

*イプのものである。従って、これらのディジタル署名の システムを実現する上では、長いビット長のべき乗剰余 演算を短時間で終了することのできる演算器の開発が必 要不可欠である。

【0005】上で説明したRSA暗号、エルガマル暗号、ラビン暗号、ウイリアムス暗号等は、次式(1)のべき乗剰余演算の形式が基本として使用される。式

(1) は、X^YをNで割った時の余りを求めることを意味する。また、式(1) において、Xは暗号化(復号化)の対象となる平文、Y及びNは暗号化(復号化)のための鍵(キー)である。

[0006] X^{Y} mod $N \cdot \cdot \cdot \cdot$ (1)

このべき乗剰余演算を用いることにより、情報の暗号化及び復号化が容易に実行され、かつX、Y、Nのオペランドビット長を長くすることで、各鍵の解読を困難にすることができる。

【0007】しかし、オペランドビット長を長くすると、べき乗剰余演算に長時間を要することになる。そこで、オペランドビット長が長いべき乗剰余演算をいかに短時間に終了させるかがポイントとなる。

【0008】さて、RSA暗号を例にとり、べき乗剰余 演算を使用した実際の暗号化・復号化、その使われ方を 以下に説明する。

【0009】(1) RSA暗号の暗号化・復号化の概略 暗号化には、

 $C=Memodn \cdot \cdot \cdot (2)$

なる式を使用する。

【〇〇10】復号化には、

 $M = C^{d} m \circ d n \cdot \cdot \cdot (3)$

なる式を使用する。ここでMは、暗号化の対象となる平文、Cは暗号化された平文すなわち暗号文である。そして、式(2)におけるe、nは暗号化鍵、式(3)におけるd、nは復号化鍵であり、

れる。

【0013】(2)暗号化・復号化の事例

次に具体的な事例として、「発信者Aは平文Mを暗号文 Cに暗号化して送信し、受信者Bは暗号文Cを平文Mに 復号化する。」という伝達(ディジタル署名あり)を行った場合の、発信者A及び受信者Bが行う処理方法を図 2を用いて説明する。

【OO14】送信者Aが行う処理

・自分が作成した平文MAを自分の秘密鍵d^Aを使って 変形し、署名文CAを作成する。(署名)

 $CA \equiv MA^{dA} \mod nA \cdot \cdot \cdot (6)$

・Bの公開鍵eBを使って、暗号化署名文cAを作成する。(暗号化)

 $cA \equiv CA^{eB} mod nB \cdot \cdot \cdot (7)$

· c A をBへ送信する。

```
【0015】受信者Bが行う処理・
```

*て変形する。(復号化)

・受信した暗号化署名文cAを自分の秘密鍵dBを使っ*

 $c A dB mod n B \equiv (C A eB mod n B) dB mod n B \cdot \cdot \cdot (8)$

ここで、CA^{eB}=Xとおくと、式(8)は、

 $(CAeBmodnB) dBmodnB = (XmodnB) dBmodnB \cdot \cdot (9)$

と変形できる。

 $X=k \cdot nB+Y$

【0016】 ここで、式 (9) 中のXmodnB=Yと Y=X-k·nB··· (10)

おく、すなわちXをnBで割ったときの余りがYであり そのときの商がkとすると、

と変形できる。よって、式(10)を式(9)の右辺に ※10 代入すると、

 $(X \bmod n B) \stackrel{dB}{dB} \bmod n B = Y \stackrel{dB}{dB} \bmod n B$

 $= (X-k \cdot nB) dB_{modnB} \cdot \cdot \cdot (11)$

となる。式 (11) の $(X-k\cdot nB)$ dB を展開する \star ★と、定数 ai $(i=1, 2, \cdot \cdot \cdot)$ を用いて、 $(X-k \cdot nB) dB = (XdB-a \cdot 1 \cdot XdB-1 \cdot nB+a \cdot 2 \cdot XdB-2 \cdot nB^2-1 \cdot$

 $\cdots - a i \cdot n BdB \cdots (12)$

と表すことができる。この式(12)を式(11)に代☆ ☆入すると、

 $(X \bmod n B) \overset{dB}{\bmod} m \odot d n B = Y \overset{dB}{\bmod} m \odot d n B$

 $= (X - k \cdot n B) dB m o d n B$

 $= (X^{dB} - a \cdot 1 \cdot X^{dB-1} \cdot n \cdot B + a \cdot 2 \cdot X^{dB-2} \cdot$

 $nB^2 - \cdot \cdot \cdot - a i \cdot nBdB$) mod nB

 $= X^{dB} m o d n B - a 1 \cdot X^{dB-1} \cdot n B m o d n B$

 $+a2 \cdot X^{dB-2} \cdot nB^2 mod nB - \cdots$

-ai·nBdBmodnB

この式中の第2項以降は、全てnBで割り切れるので、削除できる。よって、

 $=X^{dB}$ mod n B · · · (13)

となる。先にCAeB=Xとしたので、元に戻すと、

 $= (CA^{eB}) dB_{modnB} \cdots (14)$

が得られる。

◆足するので、ある整数 h を用いて

【0017】ここまでの過程をまとめると、 $c A d B m o d n B \equiv (C A e B m o d n B) d B m o d n B$

30 $e B \cdot d B = h (p B - 1) + 1$

 $= (CA^{eB}) dB modnB$

と表せる。ここで、素数pと、pと互いに素な任意の整 数Xに対して

となる。

 X^{p-1} mod p=1

【0018】さて、上記のeB、dBは、式(5)を満◆

が成立するというフェルマの小定理を用いると、

 $CAeB \cdot dB m \circ d p B = CAh(p-1)+1 m \circ d p B$

 $= CA \cdot CAh(p-1) \mod pB$

 $=CAmodpB\cdot\cdot\cdot(15)$

となる。CAがpBの倍数でも上式を満足するので、全 てのCAについてCAeB·dB-CAは、pBで割り切れ る。同様にCAeB·dB-CAはqBでも割り切れる。p

BとgBは、異なる素数なので、CAeB・dB-CAはn B=pB·qBでも割り切れる。よって、

 $c AdB m o d n B \equiv C AeB \cdot dB m o d n B \equiv C A m o d$ nB (=CA)

が成立する。

【0019】・送信者の公開鍵eAを使用して、平文M Aを作成する。(署名認証)

> $CA^{**}modnA \equiv (MA^{**})^{**}modnA$ Ė (MA^cA) ^cA modnA

が導き出される。

40 【0020】以上のように、e、d、nの値を式(4)

=MA

(5) のような条件下で決定し、式(1) のようなべき 乗剰余演算の形式を基本として使用することにより、平 文を暗号化しまた暗号化された平文を復号化することが

【0021】例えば、n=15、e=3、p=5、q= 3、 d=11とし、

上記した復号化処理と同様にして計算すると、

```
7
(n = p \cdot q = 5 \cdot 3 = 15,
e \cdot d \mod (p-1) \cdot (q-1) = 3 \cdot 11 \mod 4 \cdot 2
= 33 \mod 8
= 1)
```

平文M=13とすると、

暗号化: C=Memodn=133mod15=2197 mod15=7

復号化: M=C^dmod n=7¹¹mod 1 5=1977 3 2 6 7 4 3 mod 1 5=1 3

となり、平文M=13が復号化されたことが確認された。

【0022】 (3) べき乗剰余演算の演算方法 次に、暗号化・復号化で使用される、べき乗剰余演算の 演算方法を説明する。

【0023】 $A=M^emodN$ のべき乗剰余演算は、整数eの2進数展開を $e=e^{k-1}$ ・・ e^1e^0 として、以下のフロー1に示す反復平方積法を使用して実行される。

[0024]

```
(70-1)
begin

A=1
for i=k-1 down to 0 do
begin

A=A<sup>2</sup> modN · · · (16)
if ei=1 then A=A·MmodN · · · (17)
end
end
```

そして、この反復平方積法をフローチャートで表現する と、図3のようになる。

【0025】まず、初期値1をAレジスタに格納する。次に、Aレジスタに格納された値を乗算してA×Aを求め、このA×AをNで除算して余りを求め、この値をレジスタaに格納する。次に、レジスタaに格納された値をレジスタAに格納する。このとき、もし指数eが1ならば、レジスタAに格納された値と平文Mを乗算した後Nで除算して余りを求め、この値をレジスタaに格納する。そして、このレジスタaの内容を再度レジスタAに格納する。もし、指数eが0ならば、以上の計算は行わずに、レジスタAに格納された値には何も施さない。この演算をeの最上位ビットから最下位ビットまで繰り返し行い、最終的にレジスタAに格納された値が、求めたいべき乗剰余演算の解になる。

【0026】以上のように、演算の基本は、式(16) (17)に示すように乗算と除算(mod算)である。 乗算は、初期値を1とするAの値に対してA×Aあるい はA×Mを行う部分であり、除算は、各々の乗算で得ら れた値に対してmodNを行う部分である。この"乗算 と除算"(A×AmodN、A×MmodN)を一対の 演算として、"e"のビット値に従って繰り返す。つま り、"e"の最上位ビットから最下位ビットまでの各ビットの内容によって"乗算と除算"を行うのである。 【0027】

【発明が解決しようとする課題】べき乗剰余演算は、基本となる剰余演算(mod算)を繰り返し行うことで解を得ることができることを示したが、この繰り返し回数自体は、たかだか数百~数千回であるので、ソフト的な処理でも充分に対応できる。しかしながら、この剰余演算自体すなわち除算を実行するためには、大規模な演算回路と複雑な処理手順が必要とされるため改善が望まれていた。

[0028]

[0029]

【課題を解決するための手段】本発明の代表的なものは、正の整数M、e、Nに関するMemodNなるべき乗剰余演算を行うべき乗剰余演算回路において、Nと素であり、かつNよりも大きい整数Rを用い、第1のモード信号に対応したタイミング制御信号に応答して、A・A・R'modN(R'はmodN法下でのRのインバースである。)なる第1の演算を実行し、前記整数Rを用い、第2のモード信号に対応したタイミング制御信号に応答して、A・B・R'modNなる第2の演算を実行し、前記整数Rを用い、第3のモード信号に対応したタイミング制御信号に応答して、A・1・R'modNなる第3の演算を実行する演算部と、前記第1ないし第3のモード信号を受信し、前記第1ないし第3のモード30信号に対応した前記タイミング制御信号を前記演算部に出力するタイミング制御回路とを設けたものである。

【発明の実施の形態】べき乗除余演算は、基本となる剰余演算(mod算)を実行する手順が非常に複雑であるため、演算回路が大規模化してしまうことを前述した。そこで、Montgomery(モンゴメリー)は、剰余演算(mod算)を先のような一般的な方法で行わずに、"乗算"と簡単なビット列処理を行うことによって、剰余演算の解を得る仕組みを提案している。本発明は、基本的にこのモンゴメリーが提案している仕組みを利用して演算を行うものであるので、以下にモンゴメリーが提案している手法について簡単に説明するが、各演算において、演算時間を短縮するための工夫は、本願特有のものであることを述べておく。

【0030】剰余演算において、RをモジュラスNより少しだけ大きい2の指数と定義し、"乗算modN" 〔(ある値 \times ある値〕÷(値N)の余りを求めるという意味。〕の法下でのRのインバース値をR'と定義し、($R\cdot R$ 'modN=1が成立する。)さらに、 $R\cdot R$ ' $-N\cdot N$ '=1、0<N'<Rなる関係を満足する

*乗算と、Rを用いた除算で構成されている。R=2nと

上の値が商、20未満の値が余りを示す。従って、式

いう定義なので、Rを用いた除算は、被除算値の20以

(19) におけるmod算においては、基本的に2n未

満の値を見るだけでよく、式(20)における除算にお

いては、基本的に20以上の値を見るだけでよい。つま

算のみで剰余演算の解を求めることができる。

り、実質的に除算(剰余演算)を行うことなく乗算と加

【0032】次に参考のために、m、R、Nとの間の関

N'(N'は、"乗算modN"の法下でのNのインバ ース値である。)を定義する。この時に、例えば、M (X) = XmodN形式の剰余演算を行う場合に、 $M'(X) = X \cdot R' \mod N \cdot \cdot \cdot (18)$

の形に置き換えて、次のフロー2に示すREDC(X) 関数の計算方法を実行すれば、剰余演算(mod算)の 解を先の一般的方法(乗算と除算とを単に実行するも の) によらずに得ることができるというものである。 た だし、フロー2は剰余演算の解を求めるフローであり、 べき乗剰余演算の解を求めるフローではない。なお、上 10 係を式(19)(20)を使用して説明する。式(1 記関数で得られたtかt-Nが式(18)の解である。

[0031]

(フロー2)

REDC(X) 関数

function REDC(X)

m= (XmodR) ·N' modR · · · (19)

. . . (20) $t = (X + m \cdot N) / R$

if t(N

... (21) return t

else return t-N · · · (22)

20

以上の関数を見ると、演算要素がN及びN'を使用した*

 $m \cdot N = ((X m o d R) \cdot N' m o d R) \cdot N$

 $\equiv X \cdot N \cdot N' \mod R$

 $\equiv X \cdot (R \cdot R' - 1) \mod R$

 $\equiv X \cdot R \cdot R' \mod R - X \mod R$

9) において、

 $\equiv -X \mod R$

 $X+m \cdot N \equiv X + (-X \mod R)$

 $\equiv 0 \mod R$

となる。この式は、X+m・NをRで割ったときの余り がO、言い替えると、X+m・Nは、Rで割り切れるこ 30 が成立する。 とを意味する。

【0033】ここで、X+m・Nは、"X"と"Nの乗 算"との和であるから、

 $(X+m\cdot N) \mod N \equiv X \mod N + m\cdot N \mod N$ $\equiv X \mod N$

よって、式(20)より、

 $t \cdot R mod N \equiv X mod N$

この両辺をR'倍すると、

 $t \cdot R \cdot R' \mod N \equiv t \mod N \equiv X \cdot R' \mod N$ となる。

【0034】ところで、上記式X·R'modN中のX が、modNあるいはmodRを計算した後の乗算値で あるならば、(Xが、modNあるいはmodRを計算 した後の乗算値であることは後に説明する。)

 $X < N \cdot N < R \cdot N < R \cdot R$

mはmodRを実行した結果であるから、m<Rであ る。よって、m·N<R·Nとなる。

【0035】X<R・Nであるから、X+m・N<R・ N+R·N=2R·Nである。従って、

 $t = (X + m \cdot N) / R < 2N$

t < 2 N

【0036】そして、もしtがNより大きい値の場合、 両辺からNを引くと、

t-N < N

となり、この式からt-Nは、modNを施した値とな ることがわかる。

[0037] さらに、式 (20) のt = $(X+m\cdot N)$ /Rの計算と、tの計算終了について補足する。

【0038】X+m·Nは、必ずRの倍数であるから、 例えば、 $R = 2^{576}$ とすると、 $X + m \cdot N O 5 7 6 ビッ$ ト未満の値は全て0である。従って、式(20)のtの 計算は次の2通りに分けられる。

【0039】・XがRの倍数でない場合

X+m・NとRのビット列イメージを示すと以下のよう になる。

[0040] R=1000 · · · 0000

 $X = ??????? \cdot \cdot \cdot ????$

 $\mathbf{m} \cdot \mathbf{N} = ???????? \cdot \cdot \cdot ????$

 $X+m \cdot N = ??????000 \cdot \cdot \cdot 0000$

式(20)の計算において、 t は必ず整数値が得られる

50 ので、X+m・NはRの倍数になる。従って、X+m・

Nは、上記ビット列イメージのようになる。そして、ア ンダーラインを付与した部分がtの解となる。その理由 は、X+m・NはRの倍数であるから、X及びm・Nの R値未満の加算結果は必ずOになるはずで、しかもそれ らの?で示す値は元々オール0ではないので、加算の課 程でR値以上の桁への桁上げが生じているはずである。 よって、この場合、X及びm·N値のR値未満の値を無

t=(X値のR以上の値)+(m·N値のR値以上の 値) +1

の計算で解が得られる。

【0041】・XがRの倍数である場合

XとRのビット列イメージを示すと以下のようになる。

[0042] R=1000 · · · 0000

 $X = ?????000 \cdot \cdot \cdot 0000$

このとき、式(19)中のXmodRは0となるので、 m=0となる。m=0ならば式(20)の計算は、t= X/Rで良いことになる。ここで、t は必ず整数値が得 られるので、

t=(X値のR以上の値)

の計算で解が得られる。

【0043】X値がRの倍数であるか否かの判別は、X 値のR未満の値が0か否かで判別できる。このことは、 tの計算においてX値の全ビット長分を計算する必要が なく、計算量の縮小と計算時間の短縮が図れることを意 味する。

【0044】 tの計算終了に関しては、REDC(X) 関数の演算結果 t は 0 < t < 2 N の範囲内の値となり、 Nくtの時再度t-Nの計算を行わなければならないこ とをフロー2で示した。しかし、べき乗剰余演算の途中 で行われたREDC(X)関数の演算結果tについて は、Nくtの関係にあってもtくRの範囲であれば、そ のまま後の演算に進んでも構わない。なぜなら、後のm o d 算でここで取り残されたN値を除去するからであ る。・

【0045】いま、べき乗剰余演算の途中の演算結果を*

 $A \cdot A \cdot R' \mod N = (N+2) \cdot (N+2) \cdot R' \mod N$ $= (N^2 + 4N + 4) \cdot R' \mod N$

 $\equiv N^2 \cdot R' \mod N + 4N \cdot R' \mod N + 4 \cdot R' \mod N$ $\equiv 4 \cdot R' \mod N$

となる。これは仮に前回のREDC(X)関数で得たt の値がt = N + 2ではなくmodN算の純粋な解t = 2でA・A・R'modNの計算を行なった場合と同じ結 果となる。

【0050】 (実際例) X=44123, R=28, N =199の時のM'(X)=X·R'modNの計算。 $[0051] R \cdot R' \mod N = 1, R \cdot R' - N \cdot$ N' = 1の関係からR' = 7、N' = 9。従って、M' $(X) = 44123 \times 7 \mod 199 = 13 = 0 D_H \ge$ なる筈である。ここでREDC (X) 関数を使用して上 50

*MmodN=Sとすると、

 $M = k \cdot 1 \cdot N + S = (k \cdot 1 - 1) \cdot N + N + S$ となる関係が成立しているから、今回のmod算でN+ Sを取り残したと考えると次のmod算、例えばべき乗 剰余演算のA²modN(図3参照)にて $M1 = A \cdot A = (N+S) \cdot (N+S)$

12

 $=N^2+2\cdot N\cdot S+S^2$

という処理を施して、再度mod算を行う。

[0046]

10 M1 mod N = $(N^2 + 2 \cdot N \cdot S + S^2)$ mod N $\equiv S^2 \mod N$

となり、これは前のmod算で取り残したN値を除去し ていることを意味する。また、M1をべき乗剰余演算の A·MmodNにて計算しても同様である。モンゴメリ 手法下でも同様のことが言える。

【0047】簡単のために低ビット長の実際の数値例で 説明する。

[0.048] N=13 (1101), R= (1000 0), 前回のREDC(X) 関数で得られた値t=15 (1111) とすると、これらは、N≦t < R < 2Nの 関係にある。この時のtのbit4は"0"であるが、 tの値自体未だmod算の純粋な解は得られていない。 しかし、tはNのビット長を越えていないので、次のベ き乗剰余演算のA・A・R'modNあるいはA・M・ R'modNのべき乗剰余演算の上でAに代入する値と しては妥当である。つまり、次に行なわれる乗算A・ A、A・Mの結果の値が規定のビット長(上記の数値例 では4ビット×2=8ビット)を越えないので、ビット 長が規定された"乗算R'modN"の演算を継続して 行なうことができる。

[0049] 223 \overline{c} , t=15=13+2=N+2表せる。このことはmodNの計算の上では前回のRE DC(X)関数で得たtの値は"Nを取り残した値"で あると言える。このtの値のまま、Aに代入してA・A ·R'modNの計算を行なうと、

記解を得る。

[0052] X=44123=AC5B_H, R=10 O_{H} , $N = 199 = C7_{H}$, $N' = 9_{H} + 19_{H}$ (REDC(X)関数)

 $m = (X \mod R) \cdot N' \mod R = 5B_H \times 9_H \mod R$ R = 333 Hmod R = 33 H

 $t = (X+m \cdot N) / R = (AC5BH+33H \times C$

 $7_{\rm H}$) / R = D400 $_{\rm H}$ /R = D4 $_{\rm H}$

純粋な解は、t-N=D4H-C7H=0DHであるがこ のままt・t・R' modNを実行してみる(次式1) 1、t=D4H→t:t=D4H×D4H=AF90Hの場合

 $m= (X m o d R) \cdot N' m o d R = 90 H \times 9 H m o d$ R = 510 H m o d R = 10 H

2、 $t = 0 D_{H} \rightarrow t \cdot t = 0 D_{H} \times 0 D_{H} = 0 0 A 9 H$ の場

m = (X m o d R) N' $m o d R = A 9 H \times 9 H m o d$ R = 5 F 1 H m o d R = F 1 H

 $t = (X+m \cdot N) / R = (00A9H+F1H \times C$ 7H) / R = BC00H / R = BCH

上式1、2の計算結果は、アンダーラインように同値と なる。

【0053】このことは、演算時間短縮を図る上では重要である。つまり、Nの最上位ビットをbit(n-1)とするとき、得られたtのbit(n)が1の時t-Nを行い、0の時は後の演算に進むようにすれば良い。

【0054】一般に576ビット長オペランドのべき乗剰余演算の場合は、R=2⁵⁷⁶にする。そのとき、式(20)の計算結果が576ビット長を越えた場合(576ビットの桁あふれが生じた場合)が、t≧Rを示す。また、その場合のt-Nの計算は、

t-N=(t値の下位576ビットの値) + (Nのインバース値) + 1

で求める。暗号アルゴリズムの世界でのNの値は奇数であるから、Nのインバース値+1は、Nのインバースを求めてその最下位ビットを1にする操作で得られる。

【0055】さて、フロー2で示した、モンゴメリー演*

[フロー3]

begin

 $A=1\cdot RmodN=RmodN \cdot \cdot \cdot (23)$

for i=k-1 down to 0 do

 $A=A^2 \cdot R' \mod N \cdot \cdot \cdot (24)$

if ei=1 then $A=A \cdot (M \cdot RmodN) \cdot R' \mod N \cdot \cdot \cdot (2.5)$

end

 $A=A\cdot R' \mod N \cdot \cdot \cdot (26)$

end

フロー1とフロー3との大きな違いは、上記式(23) において、レジスタAに格納する初期値を1とせず、後のモンゴメリ演算を考慮してRmodN(1・RmodN)を格納している点、上記式(25)において、前記式(17)のMの代わりにM・RmodNの値を用いている点及び上記式(26)を新たに行う点である。レジスタAにあらかじめRmodNを格納しておくことにより、式(24)(25)(26)におけるR'が除去されるのである。そして、フロー3の反復平方積法をフローチャートで表現すると、図1のようになる。

【0061】演算の実行に先だって、この図1において 50

*算を実行するためのREDC関数は、モンゴメリー演算の解を得ているにすぎない。すなわち、式(18)に示すように、計算を容易にするためR'という特有の数値を使用している。そもそも求めたいのは、R'を含まない乗算modN形式を使用した式の解であるので、フロー2で示すモンゴメリ演算の解を、何がしかの操作でR'を含まない数値に戻す必要がある。

14

【0056】そこで、本願では、次のような性質を利用して、モンゴメリ演算特有の上記R'という値を相殺し10 た。

【0057】今、 $M'(X) = X \cdot R' \mod N$ において、 $Xが(X \cdot R)$ であるとき、

 $M'(X \cdot R) = (X \cdot R) R' modN = X modN$ Xが $(X \cdot R modN)$ であるとき、

M' $(X \cdot R mod N) = (X \cdot R mod N) R' mod N = X mod N$

【0058】つまり、?・Rあるいは?・RmodNの 形のものにモンゴメリ演算を適用すると、モンゴメリ演 算特有のR'が除去されて、?modNの形になる。

【0059】そして、この性質をフロー1で示した、反復平方積法を使用した、べき乗剰余演算に応用すれば、フロー3で示すように、べき乗剰余演算の解が得られる。正確には、フロー3で示す式(24)(25)(26)のmodN算の各々において、フロー2を実行することにより、各式(24)(25)(26)における解が容易に得られ、結果としてフロー3を使用した、べき乗剰余演算の解が容易に得られる。

[0060]

40 あらかじめ必要とされるRmodN、 $M\cdot RmodN$ 、N' を求めておかなければならない。

【0062】 [RmodNcont] RSA暗号等に用いられるべき乗剰余演算においては、"N"の最上位ビットbn-1と最下位ビットb0は1である。従って、そのときのRは、 2^n に選ばれる。よって、RmodN=R-Nとなる。このR-Nは、Nのインバースを求めて、その最下位ビットを1にすることで容易に求められる。【0063】 [N' について】 $R\cdot R'$ modN=1、 $R\cdot R'$ $-N\cdot N'$ =1、0 < R' 、N' < R の関係より、

R' < N' N' - R < R - Nなる関係を導くことができる。

【0064】暗号システムの運用者は、これらの関係を 満足するように、N値に対応するN'値を決定する。す*

 $M \cdot (R^2 \mod N) \cdot R' \mod N \equiv M \cdot R^2 \cdot R' \mod N$

(Remodin) · R modin=M· Re· R ii

により、 $M \cdot R \mod N$ を求めることができる。 【0066】例えば、今、 $R=2^{512}$ とすると、 $2^{513} \mod N = 2 \cdot 2^{512} \mod N \equiv 2 \cdot (R \mod N)$ mod N=A

とすると、このAを初期値として以下のフロー4を実行すると R^2 modNの解を求めることができる。

. [0067]

(フロー4)

begin

for i=1 to 9

begin M(A, A)=A-A-R' modN

end

end

このフロー4中の計算課程は、以下の通りである。 ※20

 $i=3 A=2516 \mod N M(A,A)=2516 \cdot 2516 \cdot 2-512 \mod N \equiv 2520 \mod N$

 $i=4 A=2520 \text{ mod N} M(A.A)=2520 \cdot 2520 \cdot 2^{-512} \text{ mod N} \equiv 2528 \text{ mod N}$

 $i=5 A=2528 \, \text{mod N} \, M(A,A)=2528 \cdot 2528 \cdot 2^{-512} \, \text{mod N} \equiv 2544 \, \text{mod N}$

 $i=6 A=2544 \mod N M(A,A)=2544 \cdot 2544 \cdot 2-512 \mod N \equiv 2576 \mod N$

 $i=7 \text{ A}=2576 \text{ mod N M(A,A)}=2576 \cdot 2576 \cdot 2-512 \text{ mod N} \equiv 2640 \text{ mod N}$

 $i=8 A=2640 \,\text{mod}\,N \,M(A,A)=2640 \cdot 2640 \cdot 2^{-512} \,\text{mod}\,N \equiv 2768 \,\text{mod}\,N$

 $i=9 A= 2768 \text{ mod N} M(A.A) = 2768 \cdot 2768 \cdot 2^{-512} \text{ mod N} \equiv 2^{1024} \text{ mod N}$

そして、最後の結果 (i=9) が求めたい R^2 mod Nの解 30 しておくためである。 である。 【0074】次に、記

【0069】ここで求めたR²modNとMとを乗算した後、この乗算結果をフロー2におけるXとして、フロー2を実行することにより、求めたいM・RmodNが得られる。

【0070】前述した通り、フロー2における演算は、N及びN'を使用した乗算と、Rを用いた除算で構成されている。従って、この解は、実質的に除算(剰余演算)を行うことなく乗算と加算のみで求めることができる。

【0071】以上、図1のフローチャートにおいてあらかじめ必要とされるRmodN、M・RmodN、N'の値が用意できた。

【0072】次に、図1のフローチャートを実行する。

【0073】まず、あらかじめ求めたRmodNを初期値としてレジスタA(レジスタは、例えばメモリであっても良い。以下同様である。)に格納する。そして、あらかじめ求めたM・RmodNをレジスタBに格納する。M・RmodNをレジスタBに格納する理由は、後の処理で使用する式(25)中のM・RmodNを確保50

* なわち、N'値は運用者から与えられるものである。 【0065】 $[M \cdot RmodNicont]$ あらかじめ $R^2modNicont$ の値を求めておくと、モンゴメリ演算を使用した以下の計算

16

≡M·RmodN ※【0068】

10

 $544 \cdot 2^{-512}$ modN $\equiv 2576$ modN $576 \cdot 2^{-512}$ modN $\equiv 2640$ modN $640 \cdot 2^{-512}$ modN $\equiv 2768$ modN $768 \cdot 2^{-512}$ modN $\equiv 21024$ modN しておくためである。 【0074】次に、式(24)を実行する。すなわちモンゴメリ演算A 2 ·R'modNを実行する。式(24)は、前述したようにフロー2を実行することにより得られる。今、レジスタAに格納された値を2乗した値が式(19)におけるXとして計算され、mが求められる。

が式(19)におけるXとして計算され、mが求められる。前述のようにこの演算は、乗算とRを用いた剰余演算によって実行される。R=2ⁿという定義なので、Rを用いた剰余演算は、被除算値の2ⁿ以下の値を見るだけでよい。次に、求められたmを用いて、式(20)を実行する。今、レジスタAに格納された値を2乗した値が式(20)におけるXとして計算され、tが求められる。前述のようにこの演算は、乗加算とRを用いた除算によって実行される。R=2ⁿという定義なので、Rを用いた除算は、被除算値の2ⁿ以上の値を見るだけでよい。そしてこの演算結果をレジスタAに格納する。

【0075】次に、レジスタaに格納された値をレジスタAに格納する。

【0076】ここで、指数eのビットの判別を行う。もし、ビットが1ならば式(25)を実行する。すなわちモンゴメリ演算 $A \cdot B \cdot R$ 'modNを実行する。式

(25) は、前述したようにフロー2を実行することに より得られる。今、レジスタAに格納された値とレジス タBに格納された値との積が式(19)におけるXとし て計算され、mが求められる。次に、求められたmを用 いて、式(20)を実行する。今、レジスタAに格納さ れた値とレジスタBに格納された値との積が式(20) におけるXとして計算され、tが求められる。そしてこ の演算結果をレジスタaに格納する。そして、レジスタ aに格納された演算結果をレジスタAに格納する。

【0077】もし指数eのビットが0ならば式(25) の演算を行わずに次のステップに進む。

【0078】次に、指数eの全てのビットに対して以上 の演算(式(24)(25)の実行)を行ったかどうか 判定し、行っていないのであれば式 (24) を実行する ステップに戻り、行ったのであれば次に式(26)を実 行する。式(26)は、前述したようにフロー2を実行 することにより得られる。今、レジスタAに格納された 値が式(19)におけるXとして計算され、mが求めら れる。次に、求められたmを用いて、式(20)を実行 する。今、レジスタAに格納された値が式(20)にお けるXとして計算され、 t が求められる。そして、以上 の一連の動作が終了する。

【0079】以上のべき乗剰余演算の解法の概略をまと めると以下のようになる。

[0080]

1、べき乗剰余演算 (MemodN)

2、反復平方積法を用いる。 (A・AmodN、A・MmodNの繰り・ 返し。)

1.

3、A・AmodN、A・MmodNの計算は、除算が複雑なためモン ゴメリ手法に置き換える。 (モンゴメリ手法:M' $(X) = X \cdot R' \mod N$

(Bは、式 (25) における" M·RmodN"が位置 する部分に相当する。)の2種の演算を、指数"e"の ビット値の内容に従って、規定の手順で繰り返し最後

 $A \cdot 1 \cdot R' \mod N \cdot \cdot \cdot (26)$ の演算を行えば良いことは、図1及びフロー3で述べた とおりである。

【0086】従って、上記3種類の剰余演算を実行する 演算器 (以下、コプロセサと称す。) を用意すれば、そ のコプロセッサを用いて(演算の繰り返し手順等は、ソ フトウエアあるいはハードウエアのいずれの制御方法で 実現しても良い。)、べき乗剰余演算の解を得ることが

【0087】本発明は、上記の3種類の剰余演算、すな わち3つの演算モードを有するコプロセッサに関するも 50 dd、乗算値を格納する乗算値格納レジスタXi-re

*4, M' $(X) = X \cdot R' \mod Ni$, REDC (X)関数をしようして実現できる。(REDC関数:mod Nの演算をmod Rの形に変換するもの。これにより除 算の複雑性を回避できる。)

18

次に、本発明を実際に実現するためのハードウエアにつ いて、図面を使用して以下に説明する。

【0081】まず、実際のハードウエアの概略を示すブ ロック図を図4に示す。

【0082】図4において、401、403、405、 10 407、409、411、413、415は、メモリも しくはレジスタである。そして、401、403、40 5、407、409、411、413には、各々ブロッ ク図中に記載された値が格納されている。また、レジス タ405は、図1中で説明したレジスタAに相当するも のであり、レジスタ415は、レジスタaに相当するも のである。セレクタ417は、指数eが格納された1ビ ット左シフトレジスタ409からの指示に基づき、レジ スタ407もしくはレジスタ405の出力のいずれかを 演算部419中の乗算部に転送する。詳しくは、セレク タ417は、図1中の"eシフトキャリ"を実行する部 分、すなわち指数部eが1の場合はM・RmodNを演 算部に転送し、指数部eが0の場合は転送しない。ま た、図1中のフローの初期段階において、 A^2 を求める ときには、レジスタ405の出力を演算部に転送する。 【0083】演算部419は、乗算部と除算部とで構成 されている。この演算部419は、乗算とREDC (X) 関数を実行する。

【0084】次に、本発明を実際に実現するためのハー ドウエアの詳細について、図面を使用して以下に説明す 30 る。

【0085】 (第1の実施の形態)

(構成) べき乗剰余演算Memod Nの計算方法は、先 に示したモンゴメリ演算手法における、

 $A^2 \cdot R' \mod N \cdot \cdot \cdot \cdot (24)$, $A \cdot B \cdot R' \mod N \cdot \cdot \cdot \cdot (25)$ のである。

> 【0088】図5は、本発明の第1の実施の形態の剰余 演算コプロセッサを示す図である。

【0089】なお、図面中において、各ブロックを結ぶ 太い矢印は、データが転送されるバスを示す。

【0090】本発明の剰余演算コプロセッサは、コプロ セッサ全体の演算タイミング及び演算器内の各種回路につ 対して、上記3種類の演算の種類に対応したコントロー ル信号を供給するタイミング/コントロール回路T/C と、モンゴメリ法化における各演算値を格納する、複数 の演算値メモリSmem、N'mem、Nmem、Mm em、A'mem、Wlmem、Whmemを有する。 また、本発明の剰余演算コプロセッサは、乗加算を行う 高速乗加算器Mu1/Add、加算を行う高速加算器A

る。

g、被乗算値を格納する被乗算値格納レジスタYi-r eg、被加算値を格納する被加算値格納レジスタAireg、高速加算器Addが出力する値の上位の桁を格 納するレジスタRHを有する。

【0091】高速加算器Add、乗算値格納レジスタXi-reg、被乗算値格納レジスタYi-reg、被加算値格納レジスタAi-regは、各演算値メモリから読み出された、高速乗加算器Mul/Addの入力ビット長分に対応した値を一時格納する機能を有する。

【0092】高速乗加算器Mul/Addは、乗算動作の際の入力値として、レジスタXi-regの出力値と、レジスタYi-regの出力値を入力し、加算動作の際の入力値として、レジスタAi-regの出力値を入力する、特定ビット長の乗加算器である。そして、その出力は、次段の高速加算器Addの加算入力値となる。

【0093】高速加算器Addは、高速乗加算器Mul /Addの出力値と、レジスタRHの出力値との加算動作を行う、特定ビット長の加算器である。そして、この高速加算器Addの出力のうち、上位桁はレジスタRHもしくは各演算値メモリに向けて出力され、下位桁は各演算値メモリに向けて出力される。

【0094】(動作)次に、図5に示す回路の動作を説明する。

【0095】 [A²・R' mod N・・・(24) の実現の方法] Aの値を演算値メモリA' mem、Wlmemの双方に格納し、モンゴメリ法化におけるN'の値を演算値メモリN' memに格納し、Nの値を演算値メモリNmemに格納する。N及びN'の値は、暗号化/復号化のための鍵であるので、データの送信者/受信者に対して暗号システム運用者により決定されている。Rの値は、Nの値から自ずと決定される。Aの値は、前述したように、RmodNを実行することで決定される。

【0096】そして、タイミング/コントロール回路T/Cに対して、モード1信号を供給することにより、以下のように上記 A^2 ・R' modN・・・(24)が実行される。

【0097】まず、A×Aの計算が行われる。

【0098】演算値メモリA'memから高速乗加算器Mul/Addの入力ビット長分に対応した値が、レジスタXi-regに取り込まれる。同様に、演算値メモリWlmemから高速乗加算器Mul/Addの入力ビット長分に対応した値が、レジスタYi-regに取り込まれる。

【0099】図6に示すように、乗算動作を行う場合に、演算値のビット長(例えば16ビット)が高速乗加算器Mul / Add の乗算入力処理ビット長(例えば4ビット)を越えているとき、演算値のビット長に対応した演算の回数分($4\times4=16$ 回)だけ単位乗加算を繰り返すことになる。

【0100】上述の動作をハードウエアイメージでより 詳細に表現すると図7のようになる。

20

【0101】この演算は、演算値メモリA'memの各アドレスA'3、A'2、A'1、A'0に格納された値と演算値メモリW1memの各アドレスW13、W12、W11、W10に格納された値とを乗算したときの値が、演算値メモリW1memの各アドレスW13、W12、W11、W10に格納されることを意味する。

【0102】(単位乗加算1)まず、レジスタYi-r egが、演算値メモリWlmemのアドレスW10に格 納された値(被乗算値)を取り込むとともに、レジスタ Xi-regが演算値メモリA'memのアドレスA' 0に格納された値(乗算値)を取り込む。次に、高速乗 加算器Mul/Addはこの乗算値と被乗算値を乗算 し、高速加算器Addに向けて出力する。この単位乗加 算1では、桁合わせ動作を行う必要がないため、レジス タAi-regから高速乗加算器Mul/Addへ与え る加算値の値を0とする。 (レジスタAi-regの値 を0とするか、レジスタAi-regに格納された値が 高速乗加算器Mul/Addへ与えられないようにす る。)さらに、高速加算器AddのThrough端子 に"highレベル"を供給して、レジスタRHの内容 を加算しないようにする。そして、演算値メモリA'm e mの値と演算値メモリWlmemの値との乗算におい て、単位乗加算1の演算結果の下位桁は、本乗算の最終 演算結果の最下位桁であるので、この単位乗加算1の演 算結果の下位桁は本乗算の最終演算結果として演算値メ モリWlmemの最下位アドレスWlOに格納される。 (図7において、アンダーラインが付与されたアドレス には、最終演算結果が格納されていることを意味す る。) この単位乗加算1の演算結果の上位桁は、次の単 位乗加算の桁合わせのためにレジスタRHに格納され

【0103】(単位乗加算2)レジスタYi-regは、すでに格納された値(被乗算値)を維持し、レジスタXi-regは、演算値メモリA'memのアドレスA'1に格納された値(乗算値)を取り込む。次に、高地乗加算器Mul/Addに向けて出力する。この単位乗加算2では、レジスタAi-regから高速乗加算器Mul/Addへ与える加算値の値を0とする。(レジスタAi-regの値を0とするか、レジスタAi-regに格納された値が高速乗加算器Mul/Addへ与えられないようにする。)が、高速加算器AddのThrough端子に"lowレベル"を供給して、レジスタRHの内容(単位乗加算1の演算結果の上位桁)を高速乗加算器Mul/Addの出力に加算する。この単位乗加算2の演算結果の下位桁は、演算値メモリWhmem

の最下位アドレスWhOに格納される。この単位乗加算 2の演算結果の上位桁は、次の単位乗加算の桁合わせの ためにレジスタRHに格納される。

【0104】 (単位乗加算3) レジスタYiーreg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリA'memのアドレス A' 2に格納された値(乗算値)を取り込む。次に、高 速乗加算器Mul/Addはこの乗算値と被乗算値を乗 算し、高速加算器Addに向けて出力する。この単位乗 加算3では、レジスタAi-regから高速乗加算器M ul/Addへ与える加算値の値をOとする。(レジス タAi-regの値をOとするか、レジスタAi-re gに格納された値が高速乗加算器Mul/Addへ与え られないようにする。)が、高速加算器AddのThr ough端子に"lowレベル"を供給して、レジスタ RHの内容(単位乗加算1の演算結果の上位桁)を高速 乗加算器Mul/Addの出力に加算する。この単位乗 加算3の演算結果の下位桁は、演算値メモリWhmem のアドレスWh1に格納される。この単位乗加算3の演 算結果の上位桁は、次の単位乗加算の桁合わせのために レジスタRHに格納される。

【0105】(単位乗加算4)レジスタYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリA'memのアドレス A' 3に格納された値(乗算値)を取り込む。次に、高 速乗加算器Mul/Addはこの乗算値と被乗算値を乗 算し、高速加算器Addに向けて出力する。この単位乗 加算4では、レジスタAi-regから高速乗加算器M ul/Addへ与える加算値の値をOとする。(レジス タAi-regの値をOとするか、レジスタAi-re gに格納された値が高速乗加算器Mul/Addへ与え られないようにする。)が、高速加算器AddのThr ough端子に"lowレベル"を供給して、レジスタ RHの内容(単位乗加算1の演算結果の上位桁)を高速 乗加算器Mul/Addの出力に加算する。この単位乗 加算4の演算結果の下位桁は、演算値メモリWhmem のアドレスWh 2に格納される。この単位乗加算4の演 算結果の上位桁は、次の単位乗加算の桁合わせのために 演算値メモリWhmemのアドレスWh3に格納され

【0106】(単位乗加算5)レジスタYi-regは、演算値メモリWlmemのアドレスWllに格納された値(被乗算値)を取り込み、レジスタXi-regは、演算値メモリA'memのアドレスA'Oに格納された値(乗算値)を取り込み、レジスタAi-regは、演算値メモリWhmemのアドレスWhOに格納された値(加算値)を取り込む。次に、高速乗加算器Mul/Addはこの乗算値と被乗算値を乗算し、その乗算結果に加算値を加算し、高速加算器Addに向けて出力する。この単位乗加算5では、高速加算器AddのTh50

rough端子に"highレベル"を供給して、レジスタRHの内容(単位乗加算4の演算結果の上位桁)を加算しないようにする。この単位乗加算5の演算結果の下位桁は、演算値メモリWlmemのアドレスWllに格納される。この単位乗加算5の演算結果の上位桁は、次の単位乗加算の桁合わせのためにレジスタRHに格納される。

【0107】 (単位乗加算6) レジスダYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリA'memのアドレス A'1に格納された値(乗算値)を取り込み、レジスタ Aiーregは、演算値メモリWhmemのアドレスW h1に格納された値(加算値)を取り込む。次に、高速 乗加算器Mul/Addはこの乗算値と被乗算値を乗算 し、その乗算結果に加算値を加算し、高速加算器Add に向けて出力する。この単位乗加算6では、高速加算器 AddのThrough端子に"lowレベル"を供給 して、レジスタRHの内容(単位乗加算5の演算結果の 上位桁)を高速乗加算器Mu1/Addの出力に加算す る。この単位乗加算6の演算結果の下位桁は、演算値メ モリWhmemのアドレスWhOに格納される。この単 位乗加算6の演算結果の上位桁は、次の単位乗加算の桁 合わせのためにレジスタRHに格納される。

【0108】(単位乗加算7)レジスタYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリA'memのアドレス A'2に格納された値(乗算値)を取り込み、レジスタ Ai-regは、演算値メモリWhmemのアドレスW h 2 に格納された値(加算値)を取り込む。次に、高速 乗加算器Mul/Addはこの乗算値と被乗算値を乗算 し、その乗算結果に加算値を加算し、高速加算器Add に向けて出力する。この単位乗加算7では、高速加算器 AddのThrough端子に"lowレベル"を供給 して、レジスタRHの内容(単位乗加算6の演算結果の 上位桁)を高速乗加算器Mul/Addの出力に加算す る。この単位乗加算7の演算結果の下位桁は、演算値メ モリWhmemのアドレスWh1に格納される。この単 位乗加算7の演算結果の上位桁は、次の単位乗加算の桁 合わせのためにレジスタRHに格納される。

【0109】(単位乗加算8)レジスタYi-regは、すでに格納された値(被乗算値)を維持し、レジスタXi-regは、演算値メモリA'memのアドレスA'3に格納された値(乗算値)を取り込み、レジスタAi-regは、演算値メモリWhmemのアドレスWh3に格納された値(加算値)を取り込む。次に、高速乗加算器Mul/Addはこの乗算値と被乗算値を乗算し、その乗算結果に加算値を加算し、高速加算器Addに向けて出力する。この単位乗加算8では、高速加算器AddのThrough端子に"lowレベル"を供給して、レジスタRHの内容(単位乗加算7の演算結果の

上位桁)を高速乗加算器Mul/Addの出力に加算す る。この単位乗加算8の演算結果の下位桁は、演算値メ モリWhmemのアドレスWh2に格納される。この単 位乗加算8の演算結果の上位桁は、演算値メモリWhm emのアドレスWh3に格納される。

【0110】単位乗加算9から16までは、前述の単位 乗加算に習って、図7のごとく実行される。そして、A ×Aすなわち、演算値メモリA'memにに格納された 値と演算値メモリW1memに格納された値とを乗算し たときの値が、Whmem-Wlmem ("-"は、引 10 き算を示すものではない。) の形で格納される。

【0111】例えば、8ビット×8ビットの計算、64 H×F5H=6572Hを例にとると、計算結果657 2 Hについて、上位桁65Hを演算値メモリWhmem に、下位桁72Hを演算値メモリWlmemにそれぞれ 格納する。

【0112】次に、REDC関数を使用して、モンゴメ リ手法を用いた剰余演算を実行する。モンゴメリ手法に おいて、オペランド長nビットのべき乗剰余演算を実行 するとき、R=2ⁿとすることは前述した通りである。 そして、この関係でのnビット長のR'、N'の値は存む 在する。そして、A×Aの値は、Whmem-Wlme*

 $t = (X + m \cdot N) / R$

= ($(Whmem-Wlmem) + (Mmem) \cdot (Nmem)$) /R

上式の解を得るためには、まず(Mmem)×(Nme m) の計算を先のA×Aに習って実行し、その結果を ※ と演算値メモリMmemの双方に格納する。続いて、

 $Mmem \times 1 + Wlmem \cdot \cdot \cdot (27)$

A' mem×1+Whmem···(28) (上位桁の足し算)

の計算を実行する。このときの式 (28) が求める tで ある。

【0118】また、R以下の値は必ず0であるから、式 (27)の計算結果0となるので、メモリに格納する必 要はない。なお、式(27)の計算では、桁あふれが発 生する場合が考えられるが、そのときには、式(28) の計算の際に、図5に示した高速乗加算器Mul/Ad dの+1端子に、1を供給する。これらの計算は、本コ プロセッサを用いれば容易に実行することができるのは★

[(反転Nmem+1)×1]+W1mem・・・(29)

の計算を行って求める。反転Nmemは、Nmemに格 納された値のインバースを意味する。

【O121】ここで、演算値メモリNmemに格納され ているNの値は、暗号アルごリズムの世界では奇数であ るから、式 (29) の (反転Nmem+1) は" Nme mの1の補数をとり、最下位ビットを1とする"ことで 求められる。この動作は、図5に示すレジスタXi-r egのInv端子に1を供給する(レジスタXi-re gに格納された値の1の補数をとる。) ことで実現され

[0122] $[A \cdot B \cdot R' \mod N \cdot \cdot \cdot (25) \mathcal{O}$ 実現の方法] Aの値を演算値メモリWlmemに、Bの 50 Wlmemから高速乗加算器Mul/Addの入力ビッ

*mの形で格納されているので、mの計算は以下のように なる。

[0113]

 $m = (X m o d R) \cdot N' m o d R$

 $= (Whmem-Wlmem) modR \cdot N' modR$ ここで、(XmodR)は、XをRで割った余りをしめ すので、R以下の値を見ればよいので、

 $= (Wlmem) \cdot (N'mem) modR$ となる。

【0114】そして、上式は (Wlmem) · (N'm em)をRで割った余りを示すので、(Wlmem)・ (N'mem) を実行した結果の下位nビットの値がm となる。

【0115】すなわち、(Wlmem)・(N'me m)の計算を、上述のA×Aの計算に習って実行し、そ の結果をA'mem-Mmemの形で、演算値メモリ A'memと演算値メモリMmemの双方に格納したと きの、演算値メモリMmemに格納された値がmであ

【0116】また、 tの計算は以下のようになる。 [0117]

(下位桁の足し算)

※A' mem-Mmemの形で、演算値メモリA' mem

★明かである。

30 【0119】式(28)で得られた値は、演算値メモリ A'memとMmemの双方に格納する。また、桁あふ れが発生した場合は、キャリーフラグCFに1を書き込 む。

【0120】ところで、キャリーフラグが1の場合は、 t > Nの関係にあることは明かであるから、t-Nの計 算を行う必要がある。これは、

値を演算値メモリSmemに格納し、モンゴメリ法化に おけるN'の値を演算値メモリN'memに格納し、N の値を演算値メモリNmemに格納する。

【0123】そして、タイミング/コントロール回路T /Cに対して、モード2信号を供給することにより、以 下のように上記A·B·R'modN···(25)が 実行される。

【0124】まず、A×Bの計算を行う。

【0125】演算値メモリSmemから高速乗加算器M ul/Addの入力ビット長分に対応した値が、レジス タXiーregに取り込まれる。同様に、演算値メモリ

ト長分に対応した値が、レジスタYi-regに取り込まれる。

【0126】このA×Bの計算は、レジスタXi-re gへの値の取り込み元が演算値メモリSmemに変わる だけで、前述のA×Aの計算と同様である。

【0127】次に、REDC関数を使用して、モンゴメリ手法を用いた剰余演算を実行する。

【0128】計算の方法は、A×Aの場合と同様であり、計算結果は、演算値メモリA'memとWlmemの双方に格納される。

【0129】べき乗剰余演算を行う場合は、式(24)と式(25)を繰り返し計算することになる。しかし、以上説明した各計算の実現方法を用いれば、式(24)(25)の計算結果は、ともに演算値メモリA'memとW1memの双方に格納されるため、各々の式の計算の開始時に、演算値の初期設定等を行う必要がないので、繰り返し計算をスムーズに行うことができる。

【0130】 [A·R' modN···(26) の実現*

 $t = (X + \dot{m} \cdot N) / R$

= [(Wlmem) × (Nmem) の結果のR以上の値] +1・・(30

[0135]

式(26)の計算では、上記のXはAであり、R以上の値はない(0と考えてよい)ので、式(24)の実現方法で説明したようなR以上の値(Whmem)の加算は行う必要がない。また(X+m・N)は、必ずRの倍数になるのであるから、式(30)の第2辺に示されるXの値を加算する必要もなく、代わりに"〔(Wlmem)×(Nmem)の結果のR以上の値)+1"で解が得られる。これは、暗号アルゴリズムの世界で剰余演算を使用するとき、本計算におけるAの値が0になることがないからである。

【0136】従って、式(30)では、まず(W1mem)×(Nmem)の計算を実行して、その結果をA'mem-W1memの形で、演算値メモリA'memとW1memに格納すればよい。その結果の得られたA'mem上の値が求める解となる。(本演算の実行でべき乗剰余演算のすべての演算は終了するため、ここでは演算値メモリW1memへの格納を省略してもよい。)なお、このとき計算の最終結果を演算値メモリA'memの最下位桁に格納するタイミングで、図5に示した+1端子に1を供給して、式(30)の1を足す動作を実行する。

【0137】以上のように、第1の実施形態によれば、 規定ビット長の乗加算器(乗算器と加算器を別個に設け てもよい)を演算部の中心として構成し、その周辺に設 けられた回路に、タイミング/コントロール信号発生回 路からの制御信号を供給することにより、モンゴメリ手 法を用いた多ビット長の剰余演算あるいはべき乗剰余演 算を実現できる。また、この方式によれば、演算部の中 心が限られた(規定の)ビット長の演算器で構成できる *の方法〕Aの値を演算値メモリWlmemに格納し、モンゴメリ法化におけるN'の値を演算値メモリN'memに格納し、Nの値を演算値メモリNmemに格納する。

26

【0131】そして、タイミング/コントロール回路T/Cに対して、モード3信号を供給することにより、以下のように上記 $A \cdot R' \mod N \cdot \cdot \cdot (26)$ が実行される。

【0132】今回の式では、A×?という乗算を実行す 10 る必要がない。従って、モンゴメリ手法を用いた剰余演 算のみを実行する。

【0133】剰余演算におけるmの計算の方法は、A×Aの場合とほぼ同様であり、計算結果は、A'mem-Wlmemの形で、演算値メモリA'memとWlmemの双方に格納したときの演算値メモリWlmemの値がmの値となる。

【0134】また、tの計算は以下のようになる。

ため回路規模が小さくてすみ、LSI化に適している。

【0138】 (第2の実施形態)

(構成)図8は、本発明の第2の実施の形態の剰余演算 コプロセッサを示す図である。

【0139】第2の実施形態は、第1の実施形態の構成 (図5)に、演算値が0であることを検出して、次の演 算のシーケンスを制御する回路を追加したものである。

【0140】具体的にこの制御回路は、図8における制御回路ZeroCである。この制御回路ZeroCは、演算値が0であることを検出して、次演算のシーケンスを制御する回路であり、高速加算器Addの出力信号が与えられる入力端子と出力端子とを有している。この出力端子からは、タイミング/コントロール回路T/Cで発生するタイミング/コントロール信号及びコプロセッサ内の各種回路を動作させる信号に所定の制御を施す信号が出力する。

【0141】(動作)第1の実施形態の式(24)(25)の実現方法で述べた、REDC関数の計算において、前の乗算の結果得られたXの値は次の2つの場合分けができる。

【0142】 (a) Rの倍数である場合・・前計算で得られた値 (Wlmem) が0。

【0143】(b)Rの倍数でない場合・・前計算で得られた値(Wlmem)が0でない。

【0144】本実施の形態では、制御回路ZeroCが、上記(a)(b)のように、X値(A×AやA×Bの結果の値)のR未満の値が0か否かを検出して、その結果に応じて、続く演算のシーケンスを次の通りに実行させる。

【0145】 (a) の場合は、Xmod R=0なのでm = 0となるのは明かであるから、このときはmの計算を 行う必要はない。

*【0146】そしてtの計算は次のようになる。 [0147]

$t = (X+m \cdot N) / R = X / R = Whmem \cdot \cdot \cdot (31)$

これは、A×A及びA×Bの計算結果の上位桁がそのま まtの値となっていることを示す。従って、この場合の ハードウエア処理は、演算値メモリWhmemに格納さ れた値をそのまま演算値メモリA'memとWlmem の双方に格納し、次の繰り返し演算に備える。すなわ ち、X値(前計算で得られた値)のR未満の値が0の場 10 る。 合は、m、tの演算の必要がない。このことは、tの計 算において、Xの全ビット長分を計算する必要がないこ とを意味する。

※【0148】(b)の場合は、mを求めるための計算を 第1の実施形態の通り実行し、計算結果をA'mem-Wlmemの形で演算値メモリA'memとWlmem の双方に格納し、演算値メモリWlmemに格納された 値をmの値とする。そして、引き続きtの計算を実行す

【0149】そして、tの計算は次のようになる。 [0150]

 $t = (X + m \cdot N) / R$ =Whmem+ [(Wlmem) × (Nmem) の結果のR以上の値] +1 $\cdot \cdot \cdot (32)$

式 (32) は、まず (Wlmem) × (Nmem) の計 ★で演算値メモリA'memとWlmemの双方に格納 算を実行して、その結果をA'mem-Wlmemの形★

 $(A' mem) \times 1 + (Whmem) + 1 \cdot \cdot \cdot (33)$

の計算を実行すれば解が得られる。なぜなら、X+m・ 20 演算タイミング信号とコプロセッサ内の各種回路に供給 Nの値は、必ずRの倍数になるから、R未満の値をわざ わざ計算対象にする必要がないからである。なお、式 (33)では、最下位桁の計算タイミングで、図5に示 した+1端子に1を供給して式(33)の1を足す動作 を実行する。

【0151】式(33)で得られた計算結果は、演算値 メモリA'memとWlmemの双方に格納するととも に、桁あふれが発生した場合は、キャリーフラグCFに 1を書き込む。その後の処理は、第1の実施の形態と同 様である。

【0152】以上のように、第2の実施形態によれば、 演算値が0であることを検出して、次演算のシーケンス を制御する制御回路(乗加算器のビット長に相当する回 路規模で済むので、小規模な回路である。)を付加する ことにより、第1の実施の形態で説明したコプロセッサ の演算値メモリMmemの削除と、演算量の削減が達成 できる。従って、ハードウエアの削減と演算時間の短縮 化を図ることができる。

【0153】 (第3の実施形態)

(構成) 図9は、本発明の第3の実施の形態の剰余演算 コプロセッサを示す図である。

【0154】第3の実施形態は、第1の実施形態の構成 (図5)もしくは第2の実施形態の構成(図8)に、オ ペランドビット長を選択してタイミング/コントロール 信号を変化させるビット長選択制御回路を付加したもの

【0155】具体的にこのビット長選択制御回路は、図 9におけるLenContである。このビット長選択制 御回路LenContは、入力信号Sel-lenに従 って、タイミング/コントロール回路T/Cで発生する 50 することによって、さまざまなオペランドビット長の剰

し、続いて

するコントロール信号を制御するように動作する。 【0156】(動作)さて、本コプロセッサの動作は、 オペランドビット長の変化に伴い、R値及びその値によ り決まるR'値、N'値のビット長と、規定ビット長乗 加算の繰り返し手順(回数)とが変化するようになる。 【0157】例えば、高速乗加算器Mul/Addが1 6ビット長の時、オペランドビット長512ビットのA ×Aの乗算を実行する場合、高速乗加算器Mul/Ad dによる乗加算の繰り返し回数は次のようになる。

30 [0158]

> $(512/16) \times (512/16) = 1024$ 回 一方、オペランドビット長768ビットの場合は次のよ うになる。

[0159]

 $(768/16) \times (768/16) = 2304 \square$ そして、これらの計算のシーケンスもそれぞれ異なる。 また、前に述べたようにオペランドビット長によりR値 は一義的に決まるので、R'値、N'値のビット長もそ れに応じて変化する。

【0160】ビット長選択制御回路LenContは、 これらの変化要因を制御する、すなわち、選択されたビ ット長に対応して、タイミング/コントロール回路T/ Cで発生させる演算タイミング信号やコントロール信号 が出力するよう制御する。

【0161】一般的に、ビット長選択制御回路LenC ontは、PLAや論理回路等の比較的小規模な回路構 成で実現できる。

【0162】以上のように、第3の実施形態のコプロセ ッサでは、ビット長選択制御回路LenContを付加

余演算あるいはべき乗剰余演算を実行することが可能と なる。

【0163】 (第4の実施形態)

(構成)以上の実施例で示したコプロセッサの演算の基本は、規定ビット長の乗加算である。この基本乗加算を 繰り返して剰余演算あるいはべき乗剰余演算を実現する 方法は、以上の実施例で示した通りである。

【0164】しかしながら、以上の実施例では、剰余演算モードのみを行うコプロセッサであったため、演算の基本が乗加算であるにも関わらず、その用途が剰余演算に限られている。

【0165】そこで、さまざまな演算の基本となる多ビット長乗加算のモードを追加して、本コプロセッサの汎用性を向上させる。

【0166】図10は、本発明の第4の実施の形態の剰 余演算コプロセッサを示す図である。

【0167】第4の実施の形態は、先の実施形態に乗加算のモードを追加したものであり、このモードを実行するためにタイミング/コントロール回路T/Cにモード信号4を供給するようにしたものである。

【0168】(動作)以下に示す乗加算を実行する例を 以下に説明する。

 $[0169] A \cdot B + C \cdot \cdot \cdot (34)$

まず、式(34)において、値Aを演算値メモリWlmemに、値Bを演算値メモリSmemに、値Cを演算値メモリWhmemに格納する。そして、タイミング/コントロール回路T/Cにモード信号4を供給して、演算の種類を、乗加算を実行するモードにする。

【0170】上述の動作をハードウエアイメージでより 詳細に表現すると図11のようになる。

【0171】この演算は、演算値メモリSmemの各アドレスS3、S2、S1、S0に格納された値と演算値メモリWlmemの各アドレスW13、W12、W11、W10に格納された値とを乗算し、この結果と、演算値メモリWhmemの各アドレスWh3、Wh2、Wh1、Wh0に格納された値とを足し合わせたときの値が、演算値メモリWhem及び演算値メモリWlmemの各アドレスWh3、Wh2、Wh1、Wh0、W13、W12、W11、W10に格納されることを意味する。

【0172】(単位乗加算1)まず、レジスタYi-regが、演算値メモリW1memのPドレスW1Oに格納された値(被乗算値)を取り込むとともに、レジスタXi-regが演算値メモリSmemのPドレスSOに格納された値(乗算値)を取り込み、レジスタAi-regが演算値メモリWhmemのPドレスWhOに格納された値(加算値)を取り込む。次に、高速乗加算器Mu1/Addddcom乗算値と被乗算値を乗算し、かつこの乗算結果に加算値を加算し高速加算器Addcom

Through端子に"highレベル"を供給して、 レジスタRHの内容を加算しないようにする。

30

【0173】そして、この単位乗加算における演算結果の下位桁は、本乗加算の最終演算結果の最下位桁であるので、この単位乗加算1の演算結果の下位桁は本乗算の最終演算結果として演算値メモリW1memの最下位アドレスW10に格納される。(図11において、アンダーラインが付与されたアドレスには、最終演算結果が格納されていることを意味する。)この単位乗加算1の演算結果の上位桁は、次の単位乗加算のためにレジスタRHに格納される。

【0174】(単位乗加算2)レジスタYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリSmemのアドレスS 1に格納された値(乗算値)を取り込み、レジスタAi -regが演算値メモリWhmemのアドレスWh1に 格納された値(加算値)を取り込む。次に、高速乗加算 器Mul/Addはこの乗算値と被乗算値を乗算し、か つこの乗算結果に加算値を加算し、高速加算器Addに 向けて出力する。この単位乗加算2では、高速加算器A ddのThrough端子に"lowレベル"を供給し て、レジスタRHの内容(単位乗加算1の演算結果の上 位桁)を高速乗加算器Mul/Addの出力に加算す る。この単位乗加算2の演算結果の下位桁は、演算値メ モリWhmemの最下位アドレスWhOに格納される。 この単位乗加算2の演算結果の上位桁は、次の単位乗加 算の桁合わせのためにレジスタRHに格納される。

【0175】(単位乗加算3)レジスタYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリSmemのアドレスS 2に格納された値(乗算値)を取り込み、レジスタAi -regが演算値メモリWhmemのアドレスWh2に 格納された値(加算値)を取り込む。次に、高速乗加算 器Mul/Addはこの乗算値と被乗算値を乗算し、か つこの乗算結果に加算値を加算し、高速加算器Addに 向けて出力する。この単位乗加算3では、高速加算器A ddのThrough端子に"lowレベル"を供給し て、レジスタRHの内容(単位乗加算2の演算結果の上 位桁)を高速乗加算器Mul/Addの出力に加算す る。この単位乗加算3の演算結果の下位桁は、演算値メ モリWhmemの最下位アドレスWhlに格納される。 この単位乗加算3の演算結果の上位桁は、次の単位乗加 算の桁合わせのためにレジスタ R H に格納される。

【0176】(単位乗加算4)レジスタYi-regは、すでに格納された値(被乗算値)を維持し、レジスタXi-regは、演算値メモリSmemのアドレスS3に格納された値(乗算値)を取り込み、レジスタAi-regが演算値メモリWhmemのアドレスWh3に格納された値(加算値)を取り込む。次に、高速乗加算器Mul/Addはこの乗算値と被乗算値を乗算し、か

つこの乗算結果に加算値を加算し、高速加算器Addに向けて出力する。この単位乗加算4では、高速加算器AddのThrough端子に"lowレベル"を供給して、レジスタRHの内容(単位乗加算3の演算結果の上位桁)を高速乗加算器Mul/Addの出力に加算する。この単位乗加算4の演算結果の下位桁は、演算値メモリWhmemの最下位アドレスWh2に格納される。この単位乗加算4の演算結果の上位桁は、次の単位乗加算の桁合わせのために演算値メモリWhmemのアドレスWh3に格納される。

【0177】(単位乗加算5)レジスタYi-reg は、演算値メモリW1memのアドレスW11に格納さ れた値(被乗算値)を取り込み、レジスタXi-reg は、演算値メモリSmemのアドレスSOに格納された 値(乗算値)を取り込み、レジスタAi-regは、演 算値メモリWhmemのアドレスWhOに格納された値 (加算値)を取り込む。次に、高速乗加算器Mul/A d d はこの乗算値と被乗算値を乗算し、その乗算結果に 加算値を加算し、高速加算器Addに向けて出力する。 この単位乗加算5では、高速加算器AddのThrou gh端子に"highレベル"を供給して、レジスタR Hの内容(単位乗加算4の演算結果の上位桁)を加算し ないようにする。この単位乗加算5の演算結果の下位桁 は、演算値メモリWlmemのアドレスWllに格納さ れる。この単位乗加算5の演算結果の上位桁は、次の単 位乗加算の桁合わせのためにレジスタRHに格納され る。

【0178】(単位乗加算6)レジスタYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリSmemのアドレスS 1に格納された値(乗算値)を取り込み、レジスタAi -regは、演算値メモリWhmemのアドレスWh1 に格納された値(加算値)を取り込む。次に、高速乗加 算器Mul/Addはこの乗算値と被乗算値を乗算し、 その乗算結果に加算値を加算し、高速加算器Addに向 けて出力する。この単位乗加算6では、高速加算器Ad dのThrough端子に"lowレベル"を供給し て、レジスタRHの内容(単位乗加算5の演算結果の上 位桁)を高速乗加算器Mul/Addの出力に加算す る。この単位乗加算6の演算結果の下位桁は、演算値メ モリWhmemのアドレスWhOに格納される。この単 位乗加算6の演算結果の上位桁は、次の単位乗加算の桁 合わせのためにレジスタRHに格納される。

【0179】(単位乗加算7)レジスタYiーregは、すでに格納された値(被乗算値)を維持し、レジスタXi-regは、演算値メモリSmemのアドレスS2に格納された値(乗算値)を取り込み、レジスタAiーregは、演算値メモリWhmemのアドレスWh2に格納された値(加算値)を取り込む。次に、高速乗加算器Mul/Addはこの乗算値と被乗算値を乗算し、

その乗算結果に加算値を加算し、高速加算器Addに向けて出力する。この単位乗加算7では、高速加算器AddのThrough端子に"lowレベル"を供給して、レジスタRHの内容(単位乗加算6の演算結果の上位桁)を高速乗加算器Mul/Addの出力に加算する。この単位乗加算7の演算結果の下位桁は、演算値メモリWhmemのアドレスWhlに格納される。この単位乗加算7の演算結果の上位桁は、次の単位乗加算の桁合わせのためにレジスタRHに格納される。

32

【0180】 (単位乗加算8) レジスタYi-reg は、すでに格納された値(被乗算値)を維持し、レジス タXi-regは、演算値メモリSmemのアドレスS 3に格納された値(乗算値)を取り込み、レジスタAi -regは、演算値メモリWhmemのアドレスWh3 に格納された値(加算値)を取り込む。次に、高速乗加 算器Mul/Addはこの乗算値と被乗算値を乗算し、 その乗算結果に加算値を加算し、高速加算器Addに向 けて出力する。この単位乗加算8では、高速加算器Ad dのThrough端子に"lowレベル"を供給し て、レジスタRHの内容(単位乗加算7の演算結果の上 位桁)を高速乗加算器Mul/Addの出力に加算す る。この単位乗加算8の演算結果の下位桁は、演算値メ モリWhmemのアドレスWh2に格納される。この単 位乗加算8の演算結果の上位桁は、演算値メモリWhm emのアドレスWh3に格納される。

【0181】単位乗加算9から16までは、前述の単位 乗加算に習って、図11のごとく実行される。そして、 最終演算結果は、Whmem-Wlmem ("-"は、 引き算を示すものではない。)の形で格納される。

【0182】図12には、8591×4673+206 9=40147812を、上述のハードウエアで実行した場合の単位乗加算を示す。動作の説明については、図 11と同様であるので省略する。以上のように、第4の 実施形態によれば、さまざまな演算の基本となる多ビット長の乗加算のモードを実現できるので、コプロセッサ の汎用性を大幅に向上させることができる。

【0183】 (第5の実施形態)

(構成)以上の実施の形態で示したコプロセッサは、高速乗加算器Mul/Addと高速加算器Addの入力ビット長で決まる単位乗加算毎に、メモリへのアクセスを行う必要があるため、演算時間の短縮化においては改善の余地がある。なぜなら、メモリを含んだ回路全体の動作速度は、メモリアクセスタイムが回路全体の動作速度を制限してしまうからである。

【0184】そこで、本実施の形態では、単位乗加算の 演算回数に対するメモリのアクセス回数を減らして、最 終的な演算時間の短縮を図る。

【0185】図13は、本発明の第5の実施の形態の剰 余演算コプロセッサを示す図である。

0 【0186】第5の実施の形態は、先の実施の形態の構

成に対して、被乗算値格納レジスタYi-regを複数個に増やして、その出力を選択する回路を設けたものである。さらに、高速加算器Addの上位桁あるいは下位桁の出力値を格納するレジスタも被乗算値格納レジスタの個数に対応する個数設け、各レジスタの出力値を適当に選択する選択回路を設けたものである。

【0187】具体的には、レジスタYi-reg [0]、レジスタYi-reg [1]、レジスタYi-reg [2]、レジスタYi-reg [3]が、高速乗加算器Mu1/Addの入力ビット長に対応した長さを持つ被乗算値レジスタであり、各々の出力は、被乗算値選択回路Yi-se1に接続されている。選択回路Yi-se1は、レジスタYi-reg [0]、レジスタYi-reg [1]、レジスタYi-reg [2]、レジスタYi-reg [3]の値のうちのいずれか1つを選択して、後続の高速乗加算器Mu1/Addに与える選択回路である。

【0188】レジスタRAは、高速加算器Addの出力のうち上位桁Rーhighを一時格納するレジスタであり、その出力は後続の選択回路SelA、SelB、E 20 nSelに接続されている。そして高速加算器Add出力のうち下位桁Rーlowは、選択回路SelB及びイネーブルバッファEnに接続されている。

【0189】レジスタAiーregの出力は、選択回路 SelAに接続されている。そして選択回路SelA は、レジスタAiーregとレジスタRAの内容のうち いずれかを選択して高速加算器Addに加算入力すべく 加算加算器Addに接続されている。

【0190】選択回路SelBは、R-lowとレジスタRAの内容のうちいずれかを選択してレジスタRBに 30向けてその結果を出力すべくレジスタRBに接続されている

【0191】レジスタRBは、選択回路SelBの出力を一時格納するレジスタであり、出力はレジスタRC及びEnselに接続されている。

【0192】レジスタRCは、レジスタRBの出力を一 時格納するレジスタであり、出力はレジスタRD及びE nselに接続されている。

【0193】レジスタRDは、レジスタRCの出力を一時格納するレジスタであり、出力は選択回路Ensel 及び高速乗加算器Mul/Addに接続されている。

【0194】選択回路Enselは、レジスタRA、RB、RC、RDの内容のうちいずれか1つを選択して演算値メモリに向けて出力する選択回路である。

【0195】その他の回路については、先の実施の形態と同様な働きをするので説明を省略する。

【0196】(動作)次に、演算の基本となる

 $(A3A2A1A0) \times S0+C0$

の計算方法について、

 $(W13, W12, W11, W10) \times S0 = (RA,$

RB, RC, RD, W10)

のようなハードウエアイメージを使用して、図14を用いて説明する。

【0197】なお、アンダーラインが付与されたアドレスは、演算の最終結果が格納されていることを意味する。

【0198】(初期設定)まず図示のごとく初期設定が行われる。

【0199】(ステップ1)レジスタXi-regの値と、選択回路Yi-selで選択されたレジスタYi-reg[0]の値と、レジスタRDの値と選択回路SelAで選択されたレジスタAi-regの値との間で演算が行われる。そして、この演算の終了間際には、演算結果の上位桁であるR-highは、レジスタRAに、演算結果の下位桁であるR-lowは、演算値メモリWlmemに格納される。同時に、レジスタRCの値はレジスタRDに、レジスタRBの値はレジスタRCに、レジスタRAの値は選択回路SelBで選択されたレジスタRBに格納される。

(ステップ2) レジスタXiーregの値と、選択回路 Yiーselで選択されたレジスタYiーreg[1]の値と、レジスタRDの値と選択回路SelAで選択されたレジスタRAの値との間で演算が行われる。そして、この演算の終了間際には、演算結果の上位桁であるRーhighは、レジスタRAに、演算結果の下位桁であるRーlowは、選択回路SelBで選択されたレジスタRBに格納される。同時に、レジスタRCの値はレジスタRDに、レジスタRBの値はレジスタRCに格納される。

【0200】(ステップ3)レジスタXi-regの値と、選択回路Yi-selで選択されたレジスタYi-reg[2]の値と、レジスタRDの値と選択回路SelAで選択されたレジスタRAの値との間で演算が行われる。そして、この演算の終了間際には、演算結果の上位桁であるR-highは、レジスタRAに、演算結果の下位桁であるR-lowは、選択回路SelBで選択されたレジスタRBに格納される。同時に、レジスタRCの値はレジスタRDに、レジスタRBの値はレジスタRCに格納される。

【0201】(ステップ4)レジスタXiーregの値と、選択回路Yiーselで選択されたレジスタYiーreg[3]の値と、レジスタRDの値と選択回路SelAで選択されたレジスタRAの値との間で演算が行われる。そして、この演算の終了間際には、演算結果の上位桁であるRーhighは、レジスタRAに、演算結果の下位桁であるRーlowは、選択回路SelBで選択されたレジスタRBに格納される。同時に、レジスタRCの値はレジスタRDに、レジスタRBの値はレジスタRCに格納される。

【0202】以上のステップ1からステップ4までの処

理では、演算値メモリへのアクセスは、ステップ1で1度行っているだけである。従って、残りのステップ2からステップ4までの期間に、各演算値メモリのアドレスの変更、プリチャージ等を行ってメモリアクセスの時間をかせぐことができる。また、ステップ2からステップ4までの期間内に行う動作は、ほとんど同じであるため、演算処理が複雑になることはない。

【0203】次に、他の演算の例として、

(A3、A2、A1、A0) × (B3、B2、B1、B0) + (C3、C2、C1、C0) の計算方法について、

 $(W13, W12, W11, W10) \times (S3, S2, S1, S0) + (Wh3, Wh2, Wh1, Wh0) = (RA, RB, RC, RD, W13, W12, W11, W10)$

のようなハードウエアイメージを使用して、図15、図 16に示す。

【0204】さらに、実際の計算の例として、図17に 8591×4673+2069=40147812のタ イム1からタイム4までの演算過程を示す。

【0205】なお、アンダーラインが付与された値は、 演算の最終結果であることを意味する。

【0206】この図から、最終結果の上位の桁は、タイム4のステップ4で得られたレジスタRA、RB、RC、RDに格納された値であり、下位の桁はステップ1で得られた演算値メモリWlmemの値であることが理解できる。

【0207】以上のように第5の実施形態によれば、乗加算器等の演算処理部のサイズを変える必要はなく、全体的に小規模な回路で演算時間の短い剰余演算コプロセッサを実現できる。

【0208】 (第6の実施形態)

(構成)図18は、本発明の第6の実施の形態を示すブロック図であり、先に説明したコプロセッサと外部装置との間に、演算値メモリインターフェイス回路と演算コントロール回路を設けたものである。

【0209】(演算値メモリインタフェイス回路MemIF)MemIFは、MCUとコプロセッサ内の演算値メモリとの間でデータの授受を行うための演算値メモリインタフェイス回路である。

【0210】演算値メモリは、演算に先だってコプロセッサ外部から演算データを格納し、演算の終了時に演算結果の値をコプロセッサ外部に送出する。同時に、演算実行中はコプロセッサ外部とは関係なくダイナミックに演算ユニットとのアクセスを繰り返す。つまり、演算値メモリは2種類の通信プロトコルを有する。演算値メモリインタフェイスMemIFでは、それを実現すべく回路を構成する。

【0211】MCUから出力されるアドレス信号adrsとメモリ制御信号Memconは、演算値メモリイン

タフェイスMemIFに入力され、演算値メモリインタフェイスMemIF内で、コプロセッサ内の各演算値メモリ別のアドレス信号Comemadとメモリコントロール信号Comconを作成してコプロセッサに供給する。MDbusは、MCUのデータバスであり、CoDbusはコプロセッサの外部インタフェイス用データバスである。

【0212】ここで、各演算値メモリがMCU内のある単一のメモリ空間上に配置されている場合は、演算値メモリインタフェイスMemIFに入力されるadrs信号とMemcon信号とMDbusは一種類でよいが、複数のメモリ空間上に配置されている場合は複数種類の入力となる。また、一般的にはMDbusとCoDbusは直結されることが多いが、例えばコプロセッサ内部で処理される演算値メモリのデータ長とMCUのデータ長が異なる場合などは、演算値メモリインタフェイスMemIFを介してデータ変換を行うこともできる。

【0213】なお、コプロセッサが演算実行中は、演算値メモリが演算実行のためにダイナミックに動作しているので、MCUからのアクセスを禁止するように制御されている。このようにして、コプロセッサ内演算値メモリと外部装置との第1の通信プロトコルを実現する。 【0214】次に、演算実行の際、演算値メモリインタ

【0214】次に、演算実行の際、演算値メモリインタフェイスMemIFにはコプロセッサ内のタイミング/コントロール回路T/Cから出力される演算実行時メモリコントロール信号Exemcが入力され、それを受け取った演算値メモリインタフェイスMemIFは、演算値メモリが演算ユニットとの間でデータの授受を行えるように処理されたComemad信号とComcon信号をコプロセッサに向けて出力する。このようにして、コプロセッサ内の演算実行中の演算値メモリと演算ユニットとの第2の通信プロトコルを実現する。

【0215】(演算コントロール回路CopCon)CopConは、MCUから出力されるコプロセッサ制御信号Exconを受け取って、コプロセッサ内部へ演算制御信号Sevex(以上の実施の形態で言えば、演算モード信号、ビット長選択信号等)を供給する演算コントロール回路である。ここで、コプロセッサへの演算の開始を促すのは、演算モード信号やコプロセッサ原振クロックCOPCLKを供給することで実現できる。

【0216】また、演算の終了をMCU側で確認するためには、コプロセッサ内のタイミング/コントロール回路T/Cで発生される演算終了のタイミング信号CoendをCopConで受取り、ラッチ回路などで処理した演算終了モニター信号EndmoniをMCUに向けて出力する。

【0217】一般に、演算コントロール回路CopConは、MCUのペリフェラル回路としてローカルメモリエリア等に割り付けてMCUの命令で直接アクセスできるように構成でき、比較的に簡単な回路で実現できる。

【0218】なお、図中のMCUCLK信号は、MCU の原振クロックを、COPCLK信号はコプロセッサの 原振クロックを示している。

【0219】以上のように第6の実施の形態によれば、 比較的に小規模な回路で外部装置(例えば、MCU等) とコプロセッサとのインタフェイスが実現できるので、 外部インタフェイス付きの剰余演算コプロセッサ、ある いは剰余演算コプロセッサ内臓のMCUを構成でき、し かもLSI化が可能となる。

【0220】(第7の実施形態)第6の実施の形態で は、演算終了をコプロセッサ外部で確認する手段は、演 算終了モニター信号Endmoniを見るしかない。し かしこの方法では、コプロセッサで処理される多ビット 長の剰余演算量は多いため、例えば外部装置がMCUの 場合はMCU側で常にEndmoni信号を監視する時 間が比較的長くなり、MCUの動作パフォーマンスが低

【0221】本実施の形態はこの問題を解決するため に、専用の演算終了時の割り込み制御回路を設けたもの

【0222】図19は、本発明の第7の実施の形態を示 すブロック図である。

【0223】図19中で、IntConは演算終了割り 込み制御回路であり、あらかじめMCUから出力される 割り込み設定信号Intsetにより、割り込みの準備 がなされている。コプロセッサより演算終了のタイミン グ信号Coendが入力されると、CopConで設定 された演算モードの種類別に、割り込みに必要な割り込 み処理リクエスト信号、アクノリッジ信号、ベクター制 御信号等をIntsigとして、MCUとの間でやりと りし、最後に割り込みの準備を解除して割り込み処理を 終了する。

【0224】なお、演算終了の割り込み要因は1つに固 定しても良いが、本コプロセッサは複数の演算モードを 有しているため、各演算モード毎の割り込みを行った方 が外部装置によるべき乗剰余演算への展開の仕方が容易 になるので、割り込み要因を複数に設定したほうが良

【0225】Intconは、演算コントロール回路C opConと同様にMCUのペリフェラル回路としてロ ーカルメモリエリア等に割り付けてMCUの命令で直接 アクセスできるように構成でき、比較的に簡単な回路で 実現できる。

【0226】以上のように、第7の実施の形態によれ ば、比較的に小規模な回路で、演算終了割り込み機能を 持った、外部インタフェイス付きの剰余演算コプロセッ サ、あるいは剰余演算コプロセッサ内臓のMCUを構成 でき、しかもLSI化が可能となる。

【0227】(第8の実施形態)本コプロセッサ内での

されるため、外部装置と接続した際のシステム全体の演 算実行中の消費電流を抑えるために、演算実行時の外部 装置の動作を一時停止(以下、スリーぷと呼ぶ。)状態 にすると都合がよい。

38

【0228】本提案は、それを実現するために、専用の 外部装置スリープ制御回路とクロック制御回路を設けた ものである。

【0229】図20は、第8の実施形態を示す図であ り、第7の実施形態に、外部装置スリープ制御回路とク 10 ロック制御回路を付加したものである。

【0230】図20中で、SlpConはMCUスリー プ制御回路であり、MCUからのスリープ設定信号S1 psetを受けてスリープ信号Slpを発生させ、その 信号をクロック制御回路CLKConに送る。

【0231】CLKConは、通常は外部より入力され たシステムクロックCLK信号をもとに、MCUに対し てMCU原振クロックMCUCLKを供給しているが、 いったんSip信号を受け取るとMCUへのMCUCL Kの供給をやめるように働く。

【0232】演算終了時には、演算終了のタイミング信 20 号CoendがSlpConに入力されてSlp信号の CLKConへの供給がなくなり、CLKConからM CUに対してMCUCLKの供給を再開する。

【0233】なお、このスリープ機能は一般的には外部 装置のある端子への信号入力等でスリープ解除すること が多く、この場合もそれを併用するようにS1pCon を構成しても良い。

【0234】SlpConは、演算コントロール回路C opConと同様にMCUのペリフェラル回路として、 ローカルメモリエリア等に割り付けてMCUの命令で直 接アクセスできるように構成でき、比較的に簡単な回路 で実現できる。

【0235】以上のように、第8の実施形態によれば、 比較的に小規模な回路で、外部装置スリープ機能を持っ た、外部インターフェイス付きの剰余演算コプロセッ サ、あるいは剰余演算コプロセッサ内蔵のMCUを構成 でき、システム全体の低消費電力化が実現して、しかも LSI化が可能となる。

【0236】 (第9の実施形態) 本コプロセッサの用途 は、大規模で複雑な剰余演算を行う暗号アルゴリズム等 の、処理時間の高速性を問われる場合に使用することが できる。従って、システムに供給される入力原振クロッ クの周波数がいかなる場合であっても、演算時間は短い ことが要求される。

【0237】そこで、逓倍速クロック制御回路を内蔵し て演算速度の向上機能を付加する。

【0238】図21は、第9の実施の形態を示す図であ り、第8の実施の形態のクロック制御回路をモディファ イして逓倍速クロック制御回路を構成した場合の図であ 剰余演算は、演算開始から終了までダイナミックに実行 50 る。なお、第6、第7の実施の形態に逓倍速クロック制 御回路を別個に付加した場合でも構わない。

【0239】図21中、CLKCon2は、逓倍速クロック制御回路を内蔵したクロック制御回路であり、MCUから逓倍速設定用の信号としてCkwsetが入力されると逓倍速機能が働く。

【0240】 通倍速機能は、外部から供給される原振クロックCLKに対して動作し、作成した通倍速クロックがMCUの原振クロックMCUCLK、あるいはコプロセッサの原振クロックCOPCLK、あるいはその両方に出力させるように回路を構成しておく。そうすること 10で、ユーザーにとっては、消費電流との兼ね合いから、システムの上でバリエーションに富んだ選択ができるようになる。

【0241】逓倍速機能の解除も、設定の場合と同様に解除信号としてのCkwset信号を入力することによって、実現する。

【0242】逓倍速クロック制御回路は、演算コントロールCopConと同様にMCUのペリフェラル回路としてローカルメモリエリア等に割り付けてMCUの命令で直接アクセスできるように構成でき、比較的に簡単な回路で実現できる。

【0243】以上のように、第9の実施の形態によれば、比較的に小規模な回路で、システムの逓倍速機能を持った、外部インタフェイス付きの剰余演算コプロセッサ、あるいは剰余演算コプロセッサ内臓のMCUを構成でき、システム全体の演算処理速度が向上して、しかもLSI化が可能となる。

【0244】第1から第5の実施の形態で示した高速乗加算器Mul/Addは、乗算器と加算器に分離した構成としても良い。

【0245】第1から第5の実施の形態で示した高速乗加算器Mul/Add、高速加算器Addは、一体化されたものであっても良い。

【0246】第1から第5の実施の形態で示した高速乗加算器Mul/Add、高速加算器Addは、市販のI Cで構成しても良い。

【0247】第6から第9の実施の形態で示したコプロセッサは、第1から第5の実施の形態で示したコプロセッサをもとにした記述をしているが、そのコプロセッサと同等の機能を持つ他のコプロセッサで構成しても良い

【0248】第1から第5の実施の形態で示した多ビット長乗算アルゴリズムは、一般的なもので説明しているが、説明の中で使用しているハードウエア構成で使用できる他の乗算アルゴリズム(例えば、BOOTH等)をタイミング/コントロール回路で作り出して実現しても良い。

【0249】第2から第5の実施の形態の説明では、" 0"検出回路ZeroCの使用例を演算値メモリの削減 を主な目的として記述しているが、ZeroCは例えば 50 40

単位乗算の乗算値あるいは被乗算値の内容が0であった場合に、演算動作をオミットし演算結果の途中値を無条件に0として次の演算に進むようにシーケンスを制御して、演算時間を短縮する目的にも使用できる。

【0250】第5の実施の形態では、被乗算値格納レジスタの個数を増やす記述をしているが、被乗算値格納レジスタのビット長を大きくしてサイズを増やす場合も可能である。

[0251]

【発明の効果】以上詳細に説明したように、本発明の代表的なものによれば、べき乗剰余演算の解を求めるに際し、予め用意されたモード信号を供給するのみで、各種演算を実行することができる。

【図面の簡単な説明】

【図1】本発明におけるフローチャートを示す図である。

【図2】暗号文の処理の具体例を説明する図である。

【図3】べき乗剰余演算の概略フローである。

【図4】本発明のハードウエアの概略を示すブロック図である。

【図5】本発明の第1の実施の形態を示す図である。

【図6】単位乗加算を説明する図である。

【図7】本発明の第1の実施形態の動作を説明するハードウエアイメージである。

【図8】本発明の第2の実施の形態を示す図である。

【図9】本発明の第3の実施の形態を示す図である。

【図10】本発明の第4の実施の形態を示す図である。

【図11】本発明の第4の実施形態の動作を説明するハードウエアイメージである。

30 【図12】本発明の第4の実施形態の動作を説明する演算例である。

【図13】本発明の第5の実施の形態を示す図である。

【図14】本発明の第5の実施形態の動作を説明するハードウエアイメージである。

【図15】本発明の第5の実施形態の動作を説明するハードウエアイメージである。

【図16】本発明の第5の実施形態の動作を説明するハードウエアイメージである。

【図17】本発明の第5の実施形態の動作を説明する演 算例である。

【図18】本発明の第6の実施の形態を示す図である。

【図19】本発明の第7の実施の形態を示す図である。

【図20】本発明の第8の実施の形態を示す図である。

【図21】本発明の第9の実施の形態を示す図である。 【符号の説明】

T/C・・・タイミング/コントロール回路

Smem、N' mem、Nmem、Mmem、A' mem、Wlmem、Whmem・・演算値メモリ

Mul/Add···高速乗加算器


O Add・・・高速加算器

Xi-reg・・・乗算値格納レジスタ Yi-reg···被乗算値格納レジスタ


Airreg・・・被加算値格納レジスタ・

RH・・・高速加算器Addが出力する値の上位の桁を 格納するレジスタ


【図1】



【図2】




【図3】




べき乗剰余演算 (M°modN) 概略フロー

【図4】



【図5】

【図6】



第1の実施の形理

乗算入力処理ビット長(4 ビット)
A × A = A'3 A'2 A'1 A'0 × WI3 WI2 WI1 WI0
| 演算ビット長(16ビット)

A'3 A'2 A'1 A'0 ← A'memの値
| ×) WI3 WI2 WII WI0 ← Wimemの値
| A'0×WI0 ← 単位乗加算
| A'1×WI0 A'2×WI0 A'3×WI0 A'0×WI1 A'1×WII

[図7]

= 조 RH En

₹ + 퓵

Ä

- 11

A'2 × W13 + Wh2 + A'3 × WI3 + Wh3 +

ਣ

= Wh3 Wh2

.₩

+ Wh2 #h3

 $A'2 \times W12$

Who = RH Wi3

A' 0 X W13

(2)

= RE \$50 医医

퐆 퐆

포

+ Wh0

A'0 × W12

A'3 A'2 A'1 A'0 × WI3 WI2 WII WIO = Wh3 Wh2 Wh1 Wh0 W13 W12 WII WIO

+ 0 = RH W10 A'0 × W10 $\Theta \Theta \Theta \Theta$

 $A \cdot 1 \times W10 + 0 + RH = RH Who$

= Wh3 Wh2 0 + RH = RH Wh1 A'3 × W10 + 0 + RH $A'2 \times W10$


A'1 × WII + WhI + RH = RH WhO $A \cdot 0 \times W11 + Wh0 = RH W11$ 6 9

A'3 × WII + Wh3 + RH = Wh3 Wh2 $A'2 \times 111 + Nh2 + RH = RH Nh1$ ⊚ ⊜


例えば 8ビット × 8ビット の計算 6AH × F5H = 6572H の場合の計算結果 6572H について、 65H を Minnen に、72H を Winem にそれぞれ格納することを示す。 [Whmem-Wimem *]

【図8】

【図9】



第2の実施の形態




第3の実施の形態

【図11】


S3 S2 S1 S0 × W13 W12 W11 W10 + Wh3 Wh2 Wh1 Wh0 = Wh3 Wh2 Wh1 Wh0 W13 W12 W11 W10

① $so \times wio + who = RH wio$ \bigcirc S1 \times W12 + Wh1 + RH = RH Wh0 ② $S1 \times W10 + Wh1 + RH = RH Wh0$ ① $S2 \times W12 + Wh2 + RH = RH Wh1$ $3 \quad S2 \times 110 + 110 + RH = RH Whi$ 4 S3 \times W10 + Wh3 + RH = Wh3 Wh2 6 S1 \times W11 + Wh1 + RH = RH Wh0 $(5) S2 \times W13 + Wh2 + RH = RH Whi$ \bigcirc S2 \times W11 + Wh2 + RH = RH Wh1 8 \$3 \times WII + Wh3 + RH = Wh3 Wh2

【図10】




【図12】




【図17]

	85.5	1	×	4.8	7.3		+_2	20	<u> 5 9 </u>	-	401	4 7.8	12			
						;			(R-h	gin)	(R-low)	<u>RA</u>	RB	. RC	RO	i nem
			`									0.	0.	0	٥.	•
T1 - SI :	; 3	×	i	+	ő	+	· 9.	=		1	2	1	· • 0	٥.	, a 0	2
- S2' :	. 3	×	9	+	,	+	1	-	er er er er	2	8	ž	8.	· 0	o	
- 53 :		×	5	+	ç.	+	ź	=	******	-		1	7.	.38	, , , ,	
- S4 :	. 3	×	8	+	î	+	Í	=		2	5	ž	5	37.	***	
T2 - \$1		×	ı	+	Š	+	(6)	_		2	1	ž	2.	· 5.		T
- 52	. 7	×	9	+	Ť	+	ž	=		7	2		ž.	2.2	, , , 5	
- 33	: 1	×	5	+	5	+	Ť		TO COMPANY	1	7	4	7.	" 2	2 2	
- 54		×	8	+	2	+	1	=		6	Ž	6.	ž	27		
T3 - SI :	. 6	×	1	+	ž	+	(0)	_		6	<u></u>	ď	.,7,6	2	7	8
- S2	- 6	×	9	+	7	+	C	=		6	1	6	1	6	2	
S3 :	: 5	×	5 .	+	2	+	8	=		3	8	3	8	- 1	5	
- S4 :	6	×	8	+	6	+	3	=		5	7	5	1	8	1	
T4 - S1	: 4	×	1	+	1	+	7.	-		0	1	. 0	5	7	8	1
- S2	: 4	×	9	+	8	+	0	=		4	4	4	4	5	1	
- 53	: 4	×	5	+	7	+	4	=		3	1	3	1	, !	5	,
- S4	: 4	×	8	+	5	+	3	=		4	0	4	<u>o</u>	1	4	

【図13】



【図18】



質品の宴座の形型


【図14】

(29)

A3 A2 A1 A0 - B0 + C0

WI3 WI2 WI1 WIO \times SO + WhO = RA RB RC RD WIO

【図19】



第7の実施の形態

【図15】

A3 A2 A1 A0 · B3 B2 B1 B0 + C3 C2 C1 C0

W13 W12 W11 W10 x S3 S2 S1 S0 + Wh3 Wh2 Wh1 Wh0 = RA RB RC RD W13 W12 W11 W10

[初期設定]

 $RA = RB = RC = RD = "0" . Xi-reg \leftarrow SO . Ai-reg \leftarrow Wh0$ $Yi-reg[0] \leftarrow W10 . Yi-reg[1] \leftarrow W11 . Yi-reg[2] \leftarrow W12 . Yi-reg[3] \leftarrow W13$ <Timel>

[Step1]

 $Xi-reg \times Yi-reg[0] + RD + Ai-reg = (R-high)(R-low)$ $RD \leftarrow RC \cdot RC \leftarrow RB \cdot RB \leftarrow RA \cdot RA \leftarrow (R-high) \cdot \frac{w10}{1000} \leftarrow (R-low)$ [Step2]

 $Xi-reg \times Yi-reg[1] + RD + RA = (R-high)(R-low)$ $RD \leftarrow RC$, $RC \leftarrow RB$. $RA \leftarrow (R-high)$. $RB \leftarrow (R-low)$

Xi-reg \times Yi-reg[2] + RD + RA = (R-high)(R-low) RD \leftarrow RC , RC \leftarrow RB , RA \leftarrow (R-high) , RB \leftarrow (R-low)

 $Xi-reg \times Yi-reg[3] + RD + RA = (R-high)(R-low)$ $RD \leftarrow RC$. $RC \leftarrow RB$. $RA \leftarrow (R-high)$. $RB \leftarrow (R-low)$

* Step2 から Step4 までの期間に、各メモリのアドレスの変更、プリチャージ、 Xi-reg へのデータ格納、Ai-reg へのデータ格納をそれぞれ行う。

Xi-reg ← S1 , Ai-reg ← Wh1 .

【図16】

<Time2>

[Step1]

<u>NII</u> ← (R-low) の操作以外は Timel の場合と同様。

[Step2] \sim [Step4]

Timel の場合とまったく同様。

Xi-reg - S2 , Ai-reg - Wh2

<Time3>

[Step1]

¥12 ← (R-low) の操作以外は Time1 の場合と同様。

[Step2] ~ [Step4]

Time1 の場合とまったく同様。

Xi-reg - S3 . Ai-reg - Wh3

(Time4>


[Step1]

W13 ← (R-low) の操作以外は Timel の場合と同様。


[Step2] ~ [Step4]

Timel の場合とまったく同様。

【図20】



【図21】



フロントページの続き

(72)発明者 川▲崎▼ 清人 宮崎県児湯郡高鍋町大字南高鍋569番地3 合資会社川▲崎▼電機内